- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377639 > LFEC3E-3T100I (LATTICE SEMICONDUCTOR CORP) STANDOFF RND 4-40THR .625L BRS PDF資料下載
參數(shù)資料
| 型號： | LFEC3E-3T100I |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | FPGA |
| 英文描述： | STANDOFF RND 4-40THR .625L BRS |
| 中文描述： | FPGA, 384 CLBS, 3100 GATES, 420 MHz, PQFP100 |
| 封裝： | 14 X 14 MM, TQFP-100 |
| 文件頁數(shù)： | 22/117頁 |
| 文件大?。?/td> | 557K |
| 代理商： | LFEC3E-3T100I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
2-19
Architecture
Lattice Semiconductor
LatticeECP/EC Family Data Sheet
Table 2-8. An Example of Sign Extension
OVERFLOW Flag from MAC
The sysDSP block provides an over
fl
ow output to indicate that the accumulator has over
fl
owed. When two
unsigned numbers are added and the result is a smaller number then accumulator roll over is said to occur and
over
fl
ow signal is indicated. When two positive numbers are added with a negative sum and when two negative
numbers are added with a positive sum, then the accumulator “roll-over” is said to have occurred and an over
fl
ow
signal is indicated. Note when over
fl
ow occurs the over
fl
ow
fl
ag is present for only one cycle. By counting these
over
fl
ow pulses in FPGA logic, larger accumulators can be constructed. The conditions over
fl
ow signal for signed
and unsigned operands are listed in Figure 2-22.
Figure 2-22. Accumulator Overflow/Underflow Conditions
ispLEVER Module Manager
The user can access the sysDSP block via the ispLEVER Module Manager, which has options to con
fi
gure each
DSP module (or group of modules) or through direct HDL instantiation. Additionally Lattice has partnered Math-
works to support instantiation in the Simulink tool, which is a Graphical Simulation Environment. Simulink works
with ispLEVER and dramatically shortens the DSP design cycle in Lattice FPGAs.
Number Unsigned
+5
-6
Unsigned
9-bit
000000101
000000110
Unsigned
18-bit
Signed
0101
1010
Two’s Complement
Signed 9-Bits
000000101
111111010
Two’s Complement
Signed 18-bits
000000000000000101
111111111111111010
0101
0110
000000000000000101
000000000000000110
000000000
111111111
000000001
000000010
000000011
111111101
111111110
Overflow signal is generated
for one cycle when this
boundary is crossed
0
+1
+2
+3
-3
-2
-1
Unsigned Operation
Signed Operation
0101111111
0101111110
0101111101
0101111100
1010000010
1010000001
1010000000
255
254
253
252
254
255
256
000000000
000000001
000000010
000000011
111111101
111111110
111111111
Carry signal is generated for
one cycle when this
boundary is crossed
0
1
2
3
509
510
511
0101111111
1010000000
0101111110
0101111101
0101111100
1010000010
1010000001
255
256
254
253
252
258
257
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFEC3E-3T144C | LatticeECP/EC Family Data Sheet |
| LFEC3E-3T144I | LatticeECP/EC Family Data Sheet |
| LFEC3E-4F256C | LatticeECP/EC Family Data Sheet |
| LFEC3E-4F256I | LatticeECP/EC Family Data Sheet |
| LFEC3E-4F484C | LatticeECP/EC Family Data Sheet |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFEC3E-3T100IES | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 67 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144C | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144CES | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 97 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144I | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs 97 IO 1.2V -3 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144IES | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 97 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復。