tSUCE_EBR Clock Enable Setup Time" />
參數(shù)資料
型號: LFEC6E-3FN484C
廠商: Lattice Semiconductor Corporation
文件頁數(shù): 113/163頁
文件大?。?/td> 0K
描述: IC FPGA 6.1KLUTS 484FPBGA
標準包裝: 60
系列: EC
邏輯元件/單元數(shù): 6100
RAM 位總計: 94208
輸入/輸出數(shù): 224
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 484-BBGA
供應(yīng)商設(shè)備封裝: 484-FPBGA(23x23)
3-17
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
tSUCE_EBR
Clock Enable Setup Time to EBR Output
Register
0.18
0.21
0.25
ns
tHCE_EBR
Clock Enable Hold Time to EBR Output Register
-0.14
-0.17
-0.20
ns
tRSTO_EBR
Reset To Output Delay Time from EBR Output
Register
1.47
1.76
2.05
ns
PLL Parameters
tRSTREC
Reset Recovery to Rising Clock
1.00
1.00
1.00
ns
tRSTSU
Reset Signal Setup Time
1.00
1.00
1.00
ns
DSP Block Timing2, 3
tSUI_DSP
Input Register Setup Time
-0.38
-0.30
-0.23
ns
tHI_DSP
Input Register Hold Time
0.71
0.86
1.00
ns
tSUP_DSP
Pipeline Register Setup Time
3.31
3.98
4.64
ns
tHP_DSP
Pipeline Register Hold Time
0.71
0.86
1.00
ns
tSUO_DSP
4
Output Register Setup Time
5.54
6.64
7.75
ns
tHO_DSP
4
Output Register Hold Time
0.71
0.86
1.00
ns
tCOI_DSP
4
Input Register Clock to Output Time
7.50
9.00
10.50
ns
tCOP_DSP
4
Pipeline Register Clock to Output Time
4.66
5.60
6.53
ns
tCOO_DSP
Output Register Clock to Output Time
1.47
1.77
2.06
ns
tSUADSUB
AdSub Input Register Setup Time
-0.38
-0.30
-0.23
ns
tHADSUB
AdSub Input Register Hold Time
0.71
0.86
1.00
ns
1. Internal parameters are characterized but not tested on every device.
2. These parameters apply to LatticeECP devices only.
3. DSP Block is configured in Multiply Add/Sub 18 x 18 Mode.
4. These parameters include the Adder Subtractor block in the path.
Timing v.G 0.30
LatticeECP/EC Internal Switching Characteristics (Continued)
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
相關(guān)PDF資料
PDF描述
AMC12DRTS-S93 CONN EDGECARD 24POS DIP .100 SLD
AMC12DRES-S93 CONN EDGECARD 24POS .100 EYELET
RCC50DRXI-S734 CONN EDGECARD 100PS DIP .100 SLD
HCC31DRTI-S734 CONN EDGECARD 62POS DIP .100 SLD
EMC26DRTS-S734 CONN EDGECARD 52POS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFEC6E-3FN484I 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 224 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC6E-3FN672C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC6E-3FN672I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC6E-3Q208C 功能描述:FPGA - 現(xiàn)場可編程門陣列 1.2V 147 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC6E-3Q208I 功能描述:FPGA - 現(xiàn)場可編程門陣列 6.1 LUT 147 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256