- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4364 > M1A3PE3000-2PQG208I (Microsemi SoC)IC FPGA 1KB FLASH 3M 208-PQFP PDF資料下載
參數(shù)資料
| 型號： | M1A3PE3000-2PQG208I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 94/162頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1KB FLASH 3M 208-PQFP |
| 標準包裝： | 24 |
| 系列： | ProASIC3E |
| RAM 位總計： | 516096 |
| 輸入/輸出數(shù)： | 147 |
| 門數(shù)： | 3000000 |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 208-BFQFP |
| 供應商設備封裝： | 208-PQFP（28x28） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁當前第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁
ProASIC3E Flash Family FPGAs
Revision 13
2-23
Table 2-23 Schmitt Trigger Input Hysteresis
Hysteresis Voltage Value (typ.) for Schmitt Mode Input Buffers
Input Buffer Configuration
Hysteresis Value (typ.)
3.3 V LVTTL/LVCMOS/PCI/PCI-X (Schmitt trigger mode)
240 mV
2.5 V LVCMOS (Schmitt trigger mode)
140 mV
1.8 V LVCMOS (Schmitt trigger mode)
80 mV
1.5 V LVCMOS (Schmitt trigger mode)
60 mV
Table 2-24 I/O Input Rise Time, Fall Time, and Related I/O Reliability*
Input Buffer
Input Rise/Fall Time
(min.)
Input Rise/Fall Time (max.)
Reliability
LVTTL/LVCMOS
(Schmitt trigger disabled)
No requirement
10 ns *
20 years
(110°C)
LVTTL/LVCMOS
(Schmitt trigger enabled)
No requirement
No requirement, but input noise
voltage
cannot
exceed
Schmitt
hysteresis.
20 years
(110°C)
HSTL/SSTL/GTL
No requirement
10 ns *
10 years
(100°C)
LVDS/B-LVDS/M-LVDS/
LVPECL
No requirement
10 ns *
10 years
(100°C)
Note: *For clock signals and similar edge-generating signals, refer to the "ProASIC3/E SSO and Pin
Placement Guidelines" chapter of the ProASIC3E FPGA Fabric User’s Guide. The maximum input
rise/fall time is related to the noise induced into the input buffer trace. If the noise is low, then the
rise time and fall time of input buffers can be increased beyond the maximum value. The longer the
rise/fall times, the more susceptible the input signal is to the board noise. Microsemi recommends
signal integrity evaluation/characterization of the system to ensure that there is no excessive noise
coupling into input signals.
相關PDF資料 |
PDF描述 |
|---|---|
| A3PE3000-2PQG208I | IC FPGA 1KB FLASH 3M 208-PQFP |
| ASM43DRKF | CONN EDGECARD 86POS DIP .156 SLD |
| M1A3PE3000-2PQ208I | IC FPGA 1KB FLASH 3M 208-PQFP |
| AMM43DRKF | CONN EDGECARD 86POS DIP .156 SLD |
| HSC43DRAN-S734 | CONN EDGECARD 86POS .100 R/A PCB |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M1A3PE3000-2PQG896 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-2PQG896ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-2PQG896I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-2PQG896PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-FFG484 | 制造商:Microsemi Corporation 功能描述:FPGA PROASIC3E 3M GATES 193MHZ 130NM 1.5V 484FBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。