- 您現在的位置：買賣IC網 > PDF目錄370859 > M38004E8FS (Mitsubishi Electric Corporation) 1.6 to 2.7 GBPS Transceiver 64-HVQFP -40 to 85 PDF資料下載
參數資料
| 型號： | M38004E8FS |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | 1.6 to 2.7 GBPS Transceiver 64-HVQFP -40 to 85 |
| 中文描述： | 8位單片機 |
| 文件頁數： | 9/173頁 |
| 文件大?。?/td> | 4203K |
| 代理商： | M38004E8FS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁
3800 GROUP USER’S MANUAL
i
List of figures
List of figures
CHAPTER 1 HARDWARE
Fig. 1 Pin configuration of M38002M4-XXXFP/M38003M6-XXXHP ....................................... 1-2
Fig. 2 Pin configuration of M38002M4-XXXSP ......................................................................... 1-3
Fig. 3 Functional block diagram .................................................................................................. 1-4
Fig. 4 Part numbering ................................................................................................................... 1-6
Fig. 5 Memory expansion plan .................................................................................................... 1-7
Fig. 6 Memory expansion plan (Extended operating temperature version) .......................... 1-9
Fig. 7 740 Family CPU register structure ................................................................................ 1-10
Fig. 8 Register push and pop at interrupt generation and subroutine call ........................ 1-11
Fig. 9 Structure of CPU mode register .................................................................................... 1-13
Fig. 10 Memory map diagram.................................................................................................... 1-14
Fig. 11 Memory map of special function register (SFR) ....................................................... 1-15
Fig. 12 Port block diagram (single-chip mode) ....................................................................... 1-17
Fig. 13 Interrupt control .............................................................................................................. 1-19
Fig. 14 Structure of interrupt-related registers........................................................................ 1-19
Fig. 15 Structure of timer XY register ...................................................................................... 1-20
Fig. 16 Block diagram of timer X, timer Y, timer 1, and timer 2 ........................................ 1-21
Fig. 17 Block diagram of clock synchronous serial I/O......................................................... 1-22
Fig. 18 Operation of clock synchronous serial I/O function.................................................. 1-22
Fig. 19 Block diagram of UART serial I/O............................................................................... 1-23
Fig. 20 Operation of UART serial I/O function ....................................................................... 1-24
Fig. 21 Structure of serial I/O control registers...................................................................... 1-25
Fig. 22 Example of reset circuit ................................................................................................ 1-26
Fig. 23 Internal status of microcomputer after reset.............................................................. 1-26
Fig. 24 Timing of reset ............................................................................................................... 1-27
Fig. 25 Ceramic resonator circuit.............................................................................................. 1-28
Fig. 26 External clock input circuit ........................................................................................... 1-28
Fig. 27
Block diagram of clock generating circuit..................................................................................
1-28
Fig. 28 Memory maps in various processor modes ............................................................... 1-29
Fig. 29 Structure of CPU mode register .................................................................................. 1-29
Fig. 30 ONW function timing...................................................................................................... 1-30
Fig. 31 Programming and testing of One Time PROM version ........................................... 1-32
Fig. 32 Timing chart after an interrupt occurs ........................................................................ 1-34
Fig. 33 Time up to execution of the interrupt processing routine ....................................... 1-34
CHAPTER 2 APPLICATION
Fig. 2.1.1 Memory map of I/O port related registers ............................................................... 2-2
Fig. 2.1.2 Structure of Port Pi (i=0, 1, 2, 3, 4, 5, 6, 7).......................................................... 2-3
Fig. 2.1.3 Structure of Port Pi direction register (i=0, 1, 2, 3, 4, 5, 6, 7)........................... 2-3
Fig. 2.2.1 Memory map of timer related registers..................................................................... 2-5
Fig. 2.2.2 Structure of Prescaler 12, Prescaler X, Prescaler Y .............................................. 2-6
Fig. 2.2.3 Structure of Timer 1.................................................................................................... 2-6
Fig. 2.2.4 Structure of Timer 2, Timer X, Timer Y................................................................... 2-7
Fig. 2.2.5 Structure of Timer XY mode register ....................................................................... 2-8
Fig. 2.2.6 Structure of Interrupt request register 1 .................................................................. 2-9
相關PDF資料 |
PDF描述 |
|---|---|
| M38004M1-XXXSP | 1 watt dc-dc converters |
| M38004M1-XXXSS | 1 watt dc-dc converters |
| M38004M2-XXXSS | 1 watt dc-dc converters |
| M38004M3-XXXSP | 1 watt dc-dc converters |
| M38004M3-XXXSS | 1 watt dc-dc converters |
相關代理商/技術參數 |
參數描述 |
|---|---|
| M38004E8SP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:8-BIT SINGLE-CHIP MICROCOMPUTER |
| M38004E8SS | 制造商:Renesas Electronics Corporation 功能描述:EPROM MCU/8BIT CMOS EMULATION CHIP - Bulk |
| M38004E8-XXXFP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:8-BIT SINGLE-CHIP MICROCOMPUTER |
| M38004E8-XXXFS | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:8-BIT SINGLE-CHIP MICROCOMPUTER |
| M38004E8-XXXHP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:8-BIT SINGLE-CHIP MICROCOMPUTER |
發(fā)布緊急采購，3分鐘左右您將得到回復。