- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370884 > M38025M2D768SS (Mitsubishi Electric Corporation) Low-Voltage Rail-To-Rail Dual Operational Amplifier 8-TSSOP -40 to 125 PDF資料下載
參數(shù)資料
| 型號： | M38025M2D768SS |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | Low-Voltage Rail-To-Rail Dual Operational Amplifier 8-TSSOP -40 to 125 |
| 中文描述： | 8位單片機 |
| 文件頁數(shù)： | 11/207頁 |
| 文件大小： | 2389K |
| 代理商： | M38025M2D768SS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁
3802 GROUP USER’S MANUAL
iii
List of figures
Fig. 2.3.21 Control procedure at a transmitting side
[Communication using a clock synchronous serial I/O] .................................. 2-36
Fig. 2.3.22
Control procedure at a receiving side[Communication using a clock synchronous serial I/O]
.. 2-37
Fig. 2.3.23 Connection diagram [Output of serial data] ......................................................... 2-38
Fig. 2.3.24 Timing chart [Output of serial data] ...................................................................... 2-38
Fig. 2.3.25 Setting of serial I/O1 related registers [Output of serial data] .......................... 2-39
Fig. 2.3.26 Setting of serial I/O1 transmission data [Output of serial data]........................ 2-39
Fig. 2.3.27 Control procedure of serial I/O1 [Output of serial data] .................................... 2-40
Fig. 2.3.28 Setting of serial I/O2 related registers [Output of serial data] .......................... 2-41
Fig. 2.3.29 Setting of serial I/O2 transmission data [Output of serial data]........................ 2-41
Fig. 2.3.30 Control procedure of serial I/O2 [Output of serial data] .................................... 2-42
Fig. 2.3.31 Connection diagram
[Cyclic transmission or reception of block data between microcomputers].. 2-43
Fig. 2.3.32
Timing chart [Cyclic transmission or reception of block data between microcomputers] ..........
2-44
Fig. 2.3.33 Setting of related registers
[Cyclic transmission or reception of block data between microcomputers].. 2-44
Fig. 2.3.34 Control in the master unit .......................................................................................2-45
Fig. 2.3.35 Control in the slave unit ..........................................................................................2-46
Fig. 2.3.36 Connection diagram [Communication using UART] ............................................ 2-47
Fig. 2.3.37 Timing chart [Communication using UART] ......................................................... 2-47
Fig. 2.3.38
Setting of related registers at a transmitting side [Communication using UART]........................
2-49
Fig. 2.3.39
Setting of related registers at a receiving side [Communication using UART]............................
2-50
Fig. 2.3.40 Control procedure at a transmitting side [Communication using UART].......... 2-51
Fig. 2.3.41 Control procedure at a receiving side [Communication using UART] ............. 2-52
Fig. 2.4.1 Memory map of PWM related registers .................................................................. 2-53
Fig. 2.4.2 Structure of PWM control register ............................................................................2-54
Fig. 2.4.3 Structure of PWM prescaler ......................................................................................2-54
Fig. 2.4.4 Structure of PWM register .........................................................................................2-55
Fig. 2.4.5 Connection diagram....................................................................................................2-56
Fig. 2.4.6 PWM output timing .....................................................................................................2-56
Fig. 2.4.7 Setting of related registers ........................................................................................2-57
Fig. 2.4.8 PWM output.................................................................................................................2-57
Fig. 2.4.9 Control procedure .......................................................................................................2-58
Fig. 2.5.1 Memory map of A-D conversion related registers................................................ 2-59
Fig. 2.5.2 Structure of AD/DA control register........................................................................ 2-60
Fig. 2.5.3 Structure of A-D conversion register...................................................................... 2-60
Fig. 2.5.4 Structure of Interrupt request register 2 ................................................................ 2-61
Fig. 2.5.5 Structure of Interrupt control register 2 ................................................................. 2-61
Fig. 2.5.6 Connection diagram [Conversion of Analog input voltage] ................................. 2-62
Fig. 2.5.7 Setting of related registers [Conversion of Analog input voltage] ..................... 2-62
Fig. 2.5.8 Control procedure [Conversion of Analog input voltage]..................................... 2-63
Fig. 2.6.1 Memory map of processor mode related register ................................................ 2-64
Fig. 2.6.2 Structure of CPU mode register.............................................................................. 2-64
Fig. 2.6.3 Expansion example of ROM and RAM .................................................................. 2-65
Fig. 2.6.4 Read-cycle (OE access, SRAM) ............................................................................. 2-66
Fig. 2.6.5 Read-cycle (OE access, EPROM) .......................................................................... 2-66
Fig. 2.6.6 Write-cycle (W control, SRAM).................................................................................2-67
Fig. 2.6.7 Application example of the ONW function............................................................. 2-68
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M38025M8D768SS | Quad Rail-To-Rail Low-Voltage Low Power Operational Amplifier 14-PDIP -40 to 125 |
| M38026E4D896FP | Quad Rail-To-Rail Low-Voltage Low Power Operational Amplifier 14-SOIC |
| M38026E4D896FS | 1 watt dc-dc converters |
| M38026E4D896SP | 1 watt dc-dc converters |
| M38026E4D896SS | 1 watt dc-dc converters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38027E8FP | 制造商:Renesas Electronics Corporation 功能描述:M16C FLASH 256K/20K, 24MHZ,DMA,I2C,IEBU - Trays |
| M38027E8FP#U0 | 制造商:Renesas Electronics Corporation 功能描述:M16C FLASH 256K/20K, 24MHZ,DMA,I2C,IEBU -LEAD FREE VERSION - Trays |
| M38027E8FS | 制造商:Renesas Electronics Corporation 功能描述:MCU 8BIT 740 CISC 32KB EPROM 3.3V/5V 64CLCC - Bulk |
| M38027E8SS | 制造商:Renesas Electronics Corporation 功能描述:MCU 8BIT 740 CISC 32KB EPROM 3.3V/5V 64PIN SDIP - Bulk |
| M3802-BLACK-100 | 制造商:Alpha Wire 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。