參數(shù)資料
型號: M5LV-128/104-10VC
廠商: Lattice Semiconductor Corporation
文件頁數(shù): 41/42頁
文件大?。?/td> 0K
描述: IC CPLD 128MC 104I/O 144TQFP
標準包裝: 60
系列: MACH® 5
可編程類型: 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1): 10.0ns
電壓電源 - 內(nèi)部: 3 V ~ 3.6 V
宏單元數(shù): 128
輸入/輸出數(shù): 104
工作溫度: 0°C ~ 70°C
安裝類型: 表面貼裝
封裝/外殼: 144-LQFP
供應商設備封裝: 144-TQFP(20x20)
包裝: 托盤
8
MACH 5 Family
OE Generator
There is one output enable (OE) generator per PAL block that generates two product-term driven output
enables. Each I/O cell is simply an output buffer. Each I/O cell within the PAL block can choose to be
permanently enabled, permanently disabled, or choose one of the two product term output enables per PAL
block (Figure 6).
Output Enable
Generator
VCC
Internal Feedback
External Feedback
20446G-006
Figure 6. Output Enable Generator and I/O Cell
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料
PDF描述
MIC29750-3.3BWT IC REG LDO 3.3V 7.5A TO-247-3
VI-26Y-CW-B1 CONVERTER MOD DC/DC 3.3V 66W
LAMXO2280E-3TN100E IC FPGA AUTO 2.28KLUTS 100-TQFP
TPSA224K035R6000 CAP TANT 0.22UF 35V 10% 1206
GQM1885C1H180JB01D CAP CER 18PF 50V 5% NP0 0603
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M5LV-256/104-10AC 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10AI 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10HC 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10HI 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10VC 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAM HI DENSITY CPLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100