- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377894 > MB86836 (Fujitsu Limited) 32-bit Embedded Controller PDF資料下載
參數(shù)資料
| 型號： | MB86836 |
| 廠商： | Fujitsu Limited |
| 英文描述： | 32-bit Embedded Controller |
| 中文描述： | 32位嵌入式控制器 |
| 文件頁數(shù)： | 77/82頁 |
| 文件大?。?/td> | 1373K |
| 代理商： | MB86836 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當前第77頁第78頁第79頁第80頁第81頁第82頁
MB86830 Series
77
The Request Sense Register may contain “1” when the Trigger Mode is changed. Therefore, issue “Request
Clear” before canceling interrupt masks.
The interrupt controller (IRC) and DRAM controller registers cannot be accessed until CS3# becomes“L”.
(9)Cache Invalidate Register
When the caches are off, write to the Cache Invalidate Register.
(10)Internal Clock Control/Status Register
To change clock multiplication by setting the CE bit in the internal clock control/status register to “1”, input the “L”
pulse to the WKUP# pin at least 4000 CLKIN after entering the sleep mode.
相關PDF資料 |
PDF描述 |
|---|---|
| MB86836-108PBT | 32-bit Embedded Controller |
| MB86836PBT | 32-bit Embedded Controller |
| MB86836PMT2 | 32-bit Embedded Controller |
| MB86941PFV | Peripheral LSI for SPARClite |
| MB86941 | Peripheral LSI for SPARClite |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MB86836-108PBT | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:32-bit Embedded Controller |
| MB86836-108PMT2 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:32-bit Embedded Controller |
| MB86836PBT | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:32-bit Embedded Controller |
| MB86836PMT2 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:32-bit Embedded Controller |
| MB86930-30ZF-G-BND | 制造商:FUJITSU 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。