- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄377930 > MB90W214A (Fujitsu Limited) 8-Bit Proprietary Microcontroller(8位專(zhuān)用微控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | MB90W214A |
| 廠(chǎng)商： | Fujitsu Limited |
| 英文描述： | 8-Bit Proprietary Microcontroller(8位專(zhuān)用微控制器) |
| 中文描述： | 8位微控制器專(zhuān)利（8位專(zhuān)用微控制器） |
| 文件頁(yè)數(shù)： | 53/99頁(yè) |
| 文件大?。?/td> | 932K |
| 代理商： | MB90W214A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)當(dāng)前第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)
53
MB90210 Series
10.Delayed Interrupt Generation Module
The delayed interrupt generation module is used to generate an interrupt for task switching. Using this module
allows an interrupt request to the F
2
MC-16F CPU to generate or cancel by software.
(1) Register Configuration
(2) Block Diagram
Delayed interrupt source generate/release register (DIRR)
00009F
H
Address:
Delayed interrupt source generate/release register
15
14
13
12
11
10
9
8
Bit
—
R0
—
—
—
—
—
—
DIRR
(—)
(—)
(—)
(—)
(—)
(—)
(—)
(—)
(—)
(—)
(—)
(—)
(R/W)
(0)
(—)
(—)
Read/write
Initial value
→
→
Delayed interrupt source
generate/release decoder
Source latch
F
2
M
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。