- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377947 > MBM29LV004BC-12PTR (FUJITSU LTD) 4M (512K X 8) BIT PDF資料下載
參數(shù)資料
| 型號： | MBM29LV004BC-12PTR |
| 廠商： | FUJITSU LTD |
| 元件分類： | DRAM |
| 英文描述： | 4M (512K X 8) BIT |
| 中文描述： | 512K X 8 FLASH 3V PROM, 120 ns, PDSO40 |
| 封裝： | PLASTIC, REVERSE, TSOP1-40 |
| 文件頁數(shù)： | 34/52頁 |
| 文件大小： | 442K |
| 代理商： | MBM29LV004BC-12PTR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
MBM29LV004TC
-70/-90/-12
/MBM29LV004BC
-70/-90/-12
34
t
CP
t
DS
t
WHWH1
t
WC
t
AH
WE
OE
Addresses
Data
t
AS
t
CPH
t
DH
DQ
7
A0H
D
OUT
CE
555H
PA
PA
Data Polling
3rd Bus Cycle
t
WS
t
WH
t
GHEL
PD
Figure 7 AC Waveforms for Alternate CE Controlled Program Operations
Notes:
1. PA is address of the memory location to be programmed.
2. PD is data to be programmed at byte address.
3. DQ
7
is the output of the complement of the data written to the device.
4. D
OUT
is the output of the data written to the device.
5. Figure indicates last two bus cycles out of four bus cycle sequence.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MBM29LV004BC-70 | 4M (512K X 8) BIT |
| MBM29LV004BC-70PTN | IC, LN PWR DC2DC CONVERT 48VDC-5VDC 1.2A MFR |
| MBM29LV004BC-70PTR | 4M (512K X 8) BIT |
| MBM29LV004BC-90 | 4M (512K X 8) BIT |
| MBM29LV004BC-90PTN | 4M (512K X 8) BIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MBM29LV004BC-70 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004BC-70PNS | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004BC-70PTN | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004BC-70PTR | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004BC-90 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。