- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377947 > MBM29LV004TC-12PTN (FUJITSU LTD) 4M (512K X 8) BIT PDF資料下載
參數(shù)資料
| 型號： | MBM29LV004TC-12PTN |
| 廠商： | FUJITSU LTD |
| 元件分類： | DRAM |
| 英文描述： | 4M (512K X 8) BIT |
| 中文描述： | 512K X 8 FLASH 3V PROM, 120 ns, PDSO40 |
| 封裝： | PLASTIC, TSOP1-40 |
| 文件頁數(shù)： | 5/52頁 |
| 文件大?。?/td> | 442K |
| 代理商： | MBM29LV004TC-12PTN |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
5
MBM29LV004TC
-70/-90/-12
/MBM29LV004BC
-70/-90/-12
I
PRODUCT LINE UP
I
BLOCK DIAGRAM
Part No.
MBM29LV004TC/MBM29LV004BC
Ordering Part No.
V
CC
= 3.3 V
+0.3 V
–0.3 V
-70
—
—
V
CC
= 3.0 V
+0.6 V
–0.3 V
—
-90
-12
Max. Address Access Time (ns)
70
90
120
Max. CE Access Time (ns)
70
90
120
Max. OE Access Time (ns)
30
35
50
V
SS
V
CC
WE
CE
OE
A
0
to A
18
Erase Voltage
Generator
DQ
0
to DQ
7
State
Control
Command
Register
Program Voltage
Generator
Low V
CC
Detector
Address
Latch
X-Decoder
Y-Decoder
Cell Matrix
Y-Gating
Chip Enable
Output Enable
Logic
Data Latch
Input/Output
Buffers
STB
STB
Timer for
Program/Erase
RESET
RY/BY
Buffer
RY/BY
相關PDF資料 |
PDF描述 |
|---|---|
| MBM29LV004TC-12PTR | 4M (512K X 8) BIT |
| MBM29LV004TC-70 | 4M (512K X 8) BIT |
| MBM29LV004TC-70PTN | 4M (512K X 8) BIT |
| MBM29LV004TC-70PTR | 4M (512K X 8) BIT |
| MBM29LV004TC-90 | 4M (512K X 8) BIT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MBM29LV004TC-12PTR | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004TC-70 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004TC-70PNS | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004TC-70PTN | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
| MBM29LV004TC-70PTR | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8) BIT |
發(fā)布緊急采購，3分鐘左右您將得到回復。