- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377950 > MBM29LV160T-90PFTY (Fujitsu Limited) 16M (2M xⅴ 8/1M x 16) BIT PDF資料下載
參數(shù)資料
| 型號： | MBM29LV160T-90PFTY |
| 廠商： | Fujitsu Limited |
| 英文描述： | 16M (2M xⅴ 8/1M x 16) BIT |
| 中文描述： | 16米（2米xⅴ8/1M × 16）位 |
| 文件頁數(shù)： | 6/60頁 |
| 文件大小： | 767K |
| 代理商： | MBM29LV160T-90PFTY |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
6
MBM29LV160T
-80/-90/-12
/MBM29LV160B
-80/-90/-12
I
PRODUCT LINE UP
I
BLOCK DIAGRAM
Part No.
MBM29LV160T/160B
Ordering Part No.
V
CC
= 3.3 V
-80
—
—
V
CC
= 3.0 V
—
-90
-12
Max. Address Access Time (ns)
80
90
120
Max. CE Access Time (ns)
80
90
120
Max. OE Access Time (ns)
30
35
50
+0.3 V
–0.3 V
+0.6 V
–0.3 V
V
SS
V
CC
WE
CE
OE
A
0
to A
19
Erase Voltage
Generator
DQ
0
to DQ
15
State
Control
Command
Register
Program Voltage
Generator
Low V
CC
Detector
Address
Latch
X-Decoder
Y-Decoder
Cell Matrix
Y-Gating
Chip Enable
Output Enable
Logic
Data Latch
Input/Output
Buffers
STB
STB
A
-1
BYTE
RESET
RY/BY
Buffer
RY/BY
Timer for
Program/Erase
相關PDF資料 |
PDF描述 |
|---|---|
| MBM29LV160B-80PFTY | 16M (2M xⅴ 8/1M x 16) BIT |
| MBM29LV160B-80PBT | 16M (2M xⅴ 8/1M x 16) BIT |
| MBM29LV160B-80PBT-SF2 | 16M (2M xⅴ 8/1M x 16) BIT |
| MBM29LV160B-80PFTN | 16M (2M xⅴ 8/1M x 16) BIT |
| MBM29LV160B-80PN | 16M (2M xⅴ 8/1M x 16) BIT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MBM29LV160T-90PN | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:16M (2M xⅴ 8/1M x 16) BIT |
| MBM29LV160TE | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:16M (2M X 8/1M X 16) BIT |
| MBM29LV160TE-12 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:16M (2M X 8/1M X 16) BIT |
| MBM29LV160TE12PBT | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:16M (2M X 8/1M X 16) BIT |
| MBM29LV160TE12PCV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:16M (2M X 8/1M X 16) BIT |
發(fā)布緊急采購，3分鐘左右您將得到回復。