參數(shù)資料
型號： MC100ES6030DW
廠商： MOTOROLA INC
元件分類： 鎖存器
英文描述： 100E SERIES, TRIPLE POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO20
封裝： SOIC-20
文件頁數(shù)： 1/8頁
文件大小： 125K
代理商： MC100ES6030DW
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
Order Number: MC100ES6030
Rev 0, 10/2003
1
Motorola, Inc. 2003
Preliminary Information
2.5/3.3V ECL Triple D Flip--Flop
with Set and Reset
The MC100ES6030 is a triple master--slave D flip--flop with differential
outputs. When the clock input is low, data enters the master latch and
transfers to the slave during a positive transition on the clock input.
Each flip--flop has individual Reset inputs while the Set input is shared.
The Set and Reset inputs are asynchronous and override the clock
inputs.
Features
1.2 GHz minimum toggle frequency
450 ps typical propagation delay
LVPECL operating range: VCC = 2.375 V to 3.8 V, VEE =0V
LVECL operating range: VCC =0V, VEE = --2.375 V to --3.8 V
20--lead SOIC package
Ambient temperature range --40°Cto+85°C
11
20
19
18
17
16
15
14
13
12
10
Figure 1. 20--Lead Pinout (Top View) and Logic Diagram
VCC
1
Q0
Q1
Q2
2
3
4
5
6
7
8
9
VCC
Q1
VCC
Q2
VEE
S012
D0
CLK0
D1
CLK2
R0
CLK1
R1
D2
R2
Q
SR
Q
SR
Q
SR
PIN DESCRIPTION
PIN
D0--D2
R0--R2
ECL Reset Inputs
FUNCTION
ECL Data Inputs
CLK0--CLK2
S012
ECL Common Set Input
ECL Clock Inputs
TRUTH TABLE
R
L
Q0--Q2, Q0--Q2
ECL Differential Data Outputs
VCC
VEE
Negative Supply
Positive Supply
L
H
L
H
S
L
H
D
L
H
X
CLK
Z
X
Q
H
L
H
L
Undef
Q
L
H
L
H
Undef
Z = LOW to HIGH Transition
X = Don’t Care
This document contains information on a product under development. Motorola reserves the right to change or discontinue this product without notice.
DW SUFFIX
20--LEAD SOIC PACKAGE
CASE 751D
MC100ES6030
Device
Package
ORDERING INFORMATION
MC100ES6030DW
SO--20
MC100ES6030DWR2
SO--20
相關(guān)PDF資料
PDF描述
MC100ES6039DW 100E SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
MC100ES6039DWR2 100E SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
MC100ES6039EG 100E SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
MC100ES6039DWR2 100E SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
MC100ES6111AC 100E SERIES, LOW SKEW CLOCK DRIVER, 10 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC100ES6030DWR2 制造商:Integrated Device Technology Inc 功能描述:FLIP FLOP D-TYPE POS-EDGE 3-ELEM 20SOIC - Tape and Reel
MC100ES6030EG 功能描述:IC FLIP FLOP LVPECL TRPL 20-SOIC RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:100ES 標準包裝:1 系列:74LVX 功能:主復位 類型:D 型總線 輸出類型:非反相 元件數(shù):1 每個元件的位元數(shù):8 頻率 - 時鐘:150MHz 延遲時間 - 傳輸:7.1ns 觸發(fā)器類型:正邊沿 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 包裝:Digi-Reel® 其它名稱:74LVX273MTCXDKR
MC100ES6039DW 功能描述:IC CLOCK GENERATION CHIP 20-SOIC RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:100ES 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:*
MC100ES6039DWR2 制造商:Integrated Device Technology Inc 功能描述:CLOCK GEN 20SOIC - Tape and Reel
MC100ES6039EG 功能描述:IC CLK GENERATION CHIP 20-SOIC RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*