- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371016 > MC145572 (Motorola, Inc.) ISDN U-Interface Transceiver(ISDN U接口收發(fā)器) PDF資料下載
參數(shù)資料
| 型號： | MC145572 |
| 廠商： | Motorola, Inc. |
| 英文描述： | ISDN U-Interface Transceiver(ISDN U接口收發(fā)器) |
| 中文描述： | 綜合業(yè)務數(shù)字網(wǎng)U型接口收發(fā)器（綜合業(yè)務數(shù)字網(wǎng)ü接口收發(fā)器） |
| 文件頁數(shù)： | 70/264頁 |
| 文件大?。?/td> | 2832K |
| 代理商： | MC145572 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁當前第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
MC145572
4–34
MOTOROLA
D/R Mode (1:0)
These bits control the operating mode of Dump/Restore Access Overlay register OR12. {0,0} sets
the mode for normal dumping and restoring of the internal coefficients via the EYEout interface. {1,0}
permits read access to the arctap. {0,1} permits write access to the arctap. {1,1} should be selected
to perform dump/restore via the IDL2 or GCI interface depending on the state of the MCU/GCI pin.
SFAX Output Enable
When this bit is set to 1 in LT mode, it forces the SFAX pin to be an output. Normally, in LT mode,
SFAX is an input to control the start of the transmit superframe.
FREQREF Output Enable
When this bit is set to 1 in NT mode, it forces the pin FREQREF to become an output and source
a locked clock. The locked clock is the same as DCL clock.
TSEN BCH Enable
When this bit is set to 1, it enables the pin TSEN to operate an off–chip bus driver during the B1 and
B2 timeslots. When the timeslot assigner is enabled, the TSEN signal is active during the timeslot
in which B1 and B2 channel data is transferred.
SFAX/SFAR Enable
When this bit is set to 1, it enables two pins on the MC145572 to be used to control and/or indicate
the location of the transmit and receive superframes relative to the IDL2 interface.
D Channel Port Enable
When this bit is set to 1 and pin MCU/GCI = 1, three pins are enabled on the MC145572 to be used
as a D channel port. When the D channel port is enabled, D channel information transmitted on the
U–interface is taken from DCHin2, and D channel information from the U–interface is transmitted on
both DCHout and Dout2. (Note that Dout does not output the D channel data when the
IDL2 interface is in timeslot mode, and the TSA D Enable is not set to 1.)
This register is used to control the analog loopback and clocks that are available at MC145572 pins.
After a hardware or software reset, all bits default to 0 to maintain MC145472/MC14LC5472 compat-
ibility.
CAUTION
Reserved bit b7 must be set to 0 at all times.
b7
b6
b5
b4
b3
4096
Hirate
b2
2048
Disable
b1
1536
Disable
b0
4096
Disable
OR9
Reserved
Open
Feedback
Switches
Analog
Loopback
CLKOUT
2048
rw
rw
rw
rw
rw
rw
rw
rw
Open Feedback Switches
When this bit is set to 1, it opens the internal feedback path between the transmit (TxP/TxN) and
the receive (RxP/RxN) sections. This feature may be used in conjunction with analog loopback.
Analog Loopback
When this bit is set to 1, it invokes a receive analog loopback on the MC145572.
CLKOUT 2048
When this bit is set to 1, it enables a 20.48 MHz buffered clock output on pin 25 of the MC145572FN
and on pin 8 of the MC145572PB.
4096 Hirate
When this bit is set to 1, it causes the 4.096 MHz clock output to cleanly transition to a 10.24 MHz
rate. When set back to 0, the clock cleanly transitions to 4.096 MHz.
相關PDF資料 |
PDF描述 |
|---|---|
| MC145576 | ISDN NT1(ISDN 網(wǎng)絡終端) |
| MC14557BCL | 1-to-64 Bit Variable Length Shift Register |
| MC14557BFEL | 1-to-64 Bit Variable Length Shift Register |
| MC14557BDWR2 | RJZ Series - Econoline Unregulated DC-DC Converters; Input Voltage (Vdc): 09V; Output Voltage (Vdc): 12V; Power: 2W; 2W Single and Dual Outputs in DIP 14; 3kVDC and 4kVDC Isolation; Optional Continuous Short Circuit Protected; Custom Solutions Available; UL94V-0 Package Material; Efficiency up to 85% |
| MC14557 | 1-to-64 Bit Variable Length Shift Register |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC145572AAC | 功能描述:IC TRANSCEIVER ISDN 44-LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR) |
| MC145572ACR2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述: |
| MC145572AEI | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述: |
| MC145572AFN | 功能描述:IC TRANSCEIVER ISDN 44-PLCC RoHS:否 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR) |
| MC145572APB | 功能描述:IC ISDN INTERFACE TXCVER 44-LQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復。