MOTOROLA
MC68030 USER’S MANUAL
xxvii
TABLE OF CONTENTS
(
Continued
)
Paragraph
Number
4.3.1
4.3.2
Title
Page
Number
Exception Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
Exception Stack Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
Section 5
Signal Description
Signal Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2
Function Code Signals (FC0–FC2) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
Address Bus (A0–A31). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
Data Bus (D0–D31) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
Transfer Size Signals (SIZ0, SIZ1). . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
Bus Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Operand Cycle Start (OCS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
External Cycle Start (ECS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Read/Write (R/W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Read-Modify-Write Cycle (RMC). . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Address Strobe (AS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Data Strobe (DS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6
Data Buffer Enable (DBEN). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6
Data Transfer and Size Acknowledge (DSACK0, DSACK1). . . . . . 5-6
Synchronous Termination (STERM) . . . . . . . . . . . . . . . . . . . . . . . . 5-6
Cache Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
Cache Inhibit Input (CIIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
Cache Inhibit Output (CIOUT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
Cache Burst Request (CBREQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
Cache Burst Acknowledge (CBACK). . . . . . . . . . . . . . . . . . . . . . . . 5-7
Interrupt Control Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
Interrupt Priority Level Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
Interrupt Pending (IPEND). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
Autovector (AVEC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
Bus Arbitration Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
Bus Request (BR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
Bus Grant (BG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Bus Grant Acknowledge (BGACK) . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Bus Exception Control Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Reset (RESET) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Halt (HALT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Bus Error (BERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Emulator Support Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
Cache Disable (CDIS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
MMU Disable (MMUDIS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
Pipeline Refill (REFILL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
Internal Microsequencer Status (STATUS). . . . . . . . . . . . . . . . . . . 5-10
5.1
5.2
5.3
5.4
5.5
5.6
5.6.1
5.6.2
5.6.3
5.6.4
5.6.5
5.6.6
5.6.7
5.6.8
5.6.9
5.7
5.7.1
5.7.2
5.7.3
5.7.4
5.8
5.8.1
5.8.2
5.8.3
5.9
5.9.1
5.9.2
5.9.3
5.10
5.10.1
5.10.2
5.10.3
5.11
5.11.1
5.11.2
5.11.3
5.11.4