Table of Contents
Data Sheet
M68HC11E Family — Rev. 5
8
MOTOROLA
2.3.3
2.3.3.1
2.3.3.2
2.3.3.3
2.4
2.4.1
2.4.2
2.4.3
2.5
2.5.1
2.5.1.1
2.5.1.2
2.5.1.3
2.5.1.4
2.5.1.5
2.5.1.6
2.5.2
System Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
System Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
RAM and I/O Mapping Register . . . . . . . . . . . . . . . . . . . . . . . . . . 50
System Configuration Options Register . . . . . . . . . . . . . . . . . . . . 51
EPROM/OTPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Programming an Individual EPROM Address. . . . . . . . . . . . . . . . . . 53
Programming the EPROM with Downloaded Data. . . . . . . . . . . . . . 54
EPROM and EEPROM Programming Control Register . . . . . . . . . . 54
EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
EEPROM and CONFIG Programming and Erasure. . . . . . . . . . . . . 57
Block Protect Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
EPROM and EEPROM Programming Control Register . . . . . . . . 58
EEPROM Bulk Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
EEPROM Row Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
EEPROM Byte Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
CONFIG Register Programming . . . . . . . . . . . . . . . . . . . . . . . . . . 61
EEPROM Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Section 3. Analog-to-Digital (A/D) Converter
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Analog Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Digital Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
A/D Converter Clocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Conversion Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
A/D Converter Power-Up and Clock Select . . . . . . . . . . . . . . . . . . . . . . 66
Conversion Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Channel Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Single-Channel Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Multiple-Channel Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Operation in Stop and Wait Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
A/D Control/Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
A/D Converter Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
3.1
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.6
3.3
3.4
3.5
3.6
3.7
3.8
3.9
3.10
Section 4. Central Processor Unit (CPU)
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Accumulators A, B, and D. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Index Register X (IX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Index Register Y (IY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.1
4.2
4.2.1
4.2.2
4.2.3
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.