- 您現(xiàn)在的位置：買賣IC網 > PDF目錄3942 > MC8641THX1333JC (Freescale Semiconductor)MPU E600 SGL CORE 994-FCCBGA PDF資料下載
參數(shù)資料
| 型號： | MC8641THX1333JC |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 107/130頁 |
| 文件大?。?/td> | 0K |
| 描述： | MPU E600 SGL CORE 994-FCCBGA |
| 標準包裝： | 1 |
| 系列： | MPC86xx |
| 處理器類型： | 32-位 MPC86xx PowerPC |
| 速度： | 1.333GHz |
| 電壓： | 1.05V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 994-BCBGA，F(xiàn)CCBGA |
| 供應商設備封裝： | 994-FCCBGA（33x33） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁當前第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁
MPC8641 and MPC8641D Integrated Host Processor Hardware Specifications, Rev. 2
78
Freescale Semiconductor
Serial RapidIO
15.2
AC Requirements for Serial RapidIO SD
n_REF_CLK and
SD
n_REF_CLK
Table 51 lists AC requirements.
15.3
Signal Definitions
LP-Serial links use differential signaling. This section defines terms used in the description and
specification of differential signals. Figure 53 shows how the signals are defined. The figures show
waveforms for either a transmitter output (TD and TD) or a receiver input (RD and RD). Each signal
swings between A Volts and B Volts where A > B. Using these waveforms, the definitions are as follows:
1. The transmitter output signals and the receiver input signals TD, TD, RD and RD each have a
peak-to-peak swing of A – B Volts
2. The differential output signal of the transmitter, VOD, is defined as VTD–VTD
3. The differential input signal of the receiver, VID, is defined as VRD–VRD
4. The differential output signal of the transmitter and the differential input signal of the receiver
each range from A – B to –(A – B) Volts
5. The peak value of the differential transmitter output signal and the differential receiver input
signal is A – B Volts
6. The peak-to-peak value of the differential transmitter output signal and the differential receiver
input signal is 2 * (A – B) Volts
Figure 53. Differential Peak-Peak Voltage of Transmitter or Receiver
Table 51. SD
n_REF_CLK and SDn_REF_CLK AC Requirements
Symbol
Parameter Description
Min
Typical
Max
Units
Comments
tREF
REFCLK cycle time
—
10(8)
—
ns
8 ns applies only to serial RapidIO
with 125-MHz reference clock
tREFCJ
REFCLK cycle-to-cycle jitter. Difference in the
period of any two adjacent REFCLK cycles
—
80
ps
—
tREFPJ
Phase jitter. Deviation in edge location with
respect to mean edge location
–40
—
40
ps
—
Differential Peak-Peak = 2 * (A-B)
A Volts
TD or RD
B Volts
相關PDF資料 |
PDF描述 |
|---|---|
| MC8641THX1250HC | MPU E600 SGL CORE 994-FCCBGA |
| MC8641THX1000NC | MPU E600 SGL CORE 994-FCCBGA |
| CAT93C56YI-GT3 | IC EEPROM 2KBIT 2MHZ 8TSSOP |
| MC8641THX1000GC | MPU E600 SGL CORE 994-FCCBGA |
| MC8641HX1500KC | MPU E600 SGL CORE 994-FCCBGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC8641THX1333N | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications Addendum for the MC8641xTxxnnnnxC Series |
| MC8641TVT1000GB | 制造商:Freescale Semiconductor 功能描述:REV 1.1, 8610, 1.0V,-40C - Bulk |
| MC8641TVU1000G | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications Addendum for the MC8641xTxxnnnnxC Series |
| MC8641TVU1000GC | 功能描述:MPU E600 SGL CORE 994-FCCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:MPC86xx 標準包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應商設備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC8641TVU1000H | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications Addendum for the MC8641xTxxnnnnxC Series |
發(fā)布緊急采購，3分鐘左右您將得到回復。