- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10953 > MC9328MXLVP15R2 (Freescale Semiconductor)IC MCU I.MX 150MHZ 225-MAPBGA PDF資料下載
參數(shù)資料
| 型號： | MC9328MXLVP15R2 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 54/90頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU I.MX 150MHZ 225-MAPBGA |
| 標準包裝： | 1,000 |
| 系列： | i.MXL |
| 核心處理器： | ARM9 |
| 芯體尺寸： | 32-位 |
| 速度： | 150MHz |
| 連通性： | EBI/EMI，I²C，MMC/SD，SPI，SSI，UART/USART，USB |
| 外圍設(shè)備： | DMA，I²S，LCD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 97 |
| 程序存儲器類型： | ROMless |
| 電壓 - 電源 (Vcc/Vdd)： | 1.7 V ~ 3.3 V |
| 振蕩器型： | 外部 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 225-MAPBGA |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
Functional Description and Application Information
MC9328MXL Technical Data, Rev. 8
58
Freescale Semiconductor
4.7
Multimedia Card/Secure Digital Host Controller
The DMA interface block controls all data routing between the external data bus (DMA access), internal
MMC/SD module data bus, and internal system FIFO access through a dedicated state machine that
monitors the status of FIFO content (empty or full), FIFO address, and byte/block counters for the
MMC/SD module (inner system) and the application (user programming).
Figure 42. Chip-Select Read Cycle Timing Diagram
T8
SCLK to valid LD data
-3
3
ns
T9
End of HSYN idle2 to VSYN edge
(for non-display region)
22
Ts
T9
End of HSYN idle2 to VSYN edge
(for Display region)
11
Ts
T10
VSYN to OE active (Sharp = 0) when VWAIT2 = 0
1
Ts
T10
VSYN to OE active (Sharp = 1) when VWAIT2 = 0
2
Ts
Note:
Ts is the SCLK period which equals LCDC_CLK / (PCD + 1). Normally LCDC_CLK = 15ns.
VSYN, HSYN and OE can be programmed as active high or active low. In Figure 41, all 3 signals
are active low.
The polarity of SCLK and LD[15:0] can also be programmed.
SCLK can be programmed to be deactivated during the VSYN pulse or the OE deasserted period.
In Figure 41, SCLK is always active.
For T9 non-display region, VSYN is non-active. It is used as an reference.
XMAX is defined in pixels.
Table 21. 4/8/16 Bit/Pixel TFT Color Mode Panel Timing (Continued)
Symbol
Description
Minimum
Corresponding Register Value
Unit
Bus Clock
5b
6b
6a
7
5a
4a
3a
1
CMD_DAT Input
CMD_DAT Output
4b
3b
Valid Data
2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCF53014CMJ240J | IC MCU 32BIT 128KB 256MAPBGA |
| MC908GZ32MFUE | IC MCU 8BIT 32K FLASH 64-QFP |
| MC9328MX21SVMR2 | IC MPU I.MX21S 289-MAPBGA |
| MC9328MX21SVM | IC MPU I.MX21S 289-MAPBGA |
| MCF5373LCVM240J | IC MPU RISC 240MHZ 196MABGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC9328MXLVP20 | 功能描述:處理器 - 專門應(yīng)用 DRAGONBALL MXL 225 PB-FR RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MC9328MXLVP20R2 | 功能描述:處理器 - 專門應(yīng)用 DRAGONBALL MXL 225 PB-FR RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MC9328MXS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Advance Information |
| MC9328MXSCVF10 | 制造商:Rochester Electronics LLC 功能描述:REDUCED FEATURE I.MXL - Bulk 制造商:Freescale Semiconductor 功能描述: 制造商:Motorola Inc 功能描述: |
| MC9328MXSCVF10(R2) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Advance Information |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。