TOC--12
MCF5249UM
MOTOROLA
TABLE OF CONTENTS
Paragraph
Title
Page
Number
Debug Module Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-27
Reuse of Debug Module Hardware (Rev. A) . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-27
19.4.2
Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-28
19.4.2.1
Address Attribute Trigger Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-29
Program Counter Breakpoint Register (PBR, PBMR) . . . . . . . . . . . . . . . . . . . . .19-31
19.4.2.4
Trigger Definition Register (TDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-34
Configuration/Status Register (CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-36
19.4.2.7
Concurrent BDM and Processor Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-40
Motorola-Recommended BDM Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-41
IEEE 1149.1 Test Access Port (JTAG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-1
JTAG Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-1
JTAG Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-2
Test Clock - (TCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-3
Test Reset/Development Serial Clock - (TRST/DSCLK) . . . . . . . . . . . . . . . . . . . .20-3
Test Mode Select/ Breakpoint (TMS/BKPT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-3
Test Data Input/Development Serial Input - (TDI/DSI) . . . . . . . . . . . . . . . . . . . . . .20-4
Test Data Output/Development Serial Output - (TDO/DSO) . . . . . . . . . . . . . . . . .20-4
TAP Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-4
20.4
JTAG Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
JTAG Instruction Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-6
20.4.1.1
EXTEST Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
20.4.1.2
IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-6
SAMPLE/PRELOAD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-7
20.4.1.4
CLAMP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-7
HIGHZ Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-7
20.4.1.6
BYPASS Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-7
20.4.2
IDcode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-8
20.4.3
20.4.4
JTAG Bypass Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-9
Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-9
Disabling IEEE 1149.1A Standard Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-9
MCF5249 BSDL File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-10
20.8
JTAG Timing Definition IIS Module AC Timing Specifications . . . . . . . . . . . . . . .21-16
Mechanical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22-1
Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Register Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-1