- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369923 > MPC509 (MOTOROLA INC) Highly Integrated, Low-Power, 32-Bit Microcontroller PDF資料下載
參數(shù)資料
| 型號： | MPC509 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Highly Integrated, Low-Power, 32-Bit Microcontroller |
| 中文描述： | 32-BIT, RISC MICROCONTROLLER, PQFP16 |
| 文件頁數(shù)： | 56/300頁 |
| 文件大?。?/td> | 3744K |
| 代理商： | MPC509 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當前第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁
MOTOROLA
3-6
CENTRAL PROCESSING UNIT
Rev. 15 June 98
MPC509
USER’S MANUAL
The ALU-BFU unit includes the implementation of all integer logic, add and sub-
tract, and bit field instructions.
The IU also includes the integer exception register (XER) and the general-purpose
register file.
IMUL-IDIV and ALU-BFU are implemented as separate execution units. The ALU-BFU
unit can execute one instruction per clock cycle. IMUL-IDIV instructions require multi-
ple clock cycles to execute. IMUL-IDIV is pipelined for multiply instructions, so that
consecutive multiply instructions can be issued on consecutive clock cycles. Divide
instructions are not pipelined; an integer divide instruction preceded or followed by an
integer divide or multiply instruction results in a stall in the processor pipeline. Note
that since IMUL-IDIV and ALU-BFU are implemented as separate execution units, an
integer divide instruction preceded or followed by an ALU-BFU instruction does not
cause a delay in the pipeline.
3.4.3 Load/Store Unit (LSU)
The load-store unit handles all data transfer between the general-purpose and float-
ing-point register files and the internal load/store bus (L-bus). The load/store unit is
implemented as an independent execution unit so that stalls in the memory pipeline
do not cause the master instruction pipeline to stall (unless there is a data depen-
dency). The unit is fully pipelined so that memory instructions of any size may be
issued on back-to-back cycles.
There is a 32-bit wide data path between the load/store unit and the general-purpose
register file and a 64-bit-wide data path between the load/store unit and the floating-
point register file. Single-word accesses to the internal on-chip data RAM require one
clock, resulting in two clocks latency. Double-word accesses require two clocks,
resulting in three clocks latency. Since the L-bus is 32 bits wide, double-word transfers
require two bus accesses. The load/store unit performs zero-fill for byte and half-word
transfers and sign extension for half-word transfers.
Addresses are formed by adding the source one register operand specified by the
instruction (or zero) to either a source two register operand or to a 16-bit, immediate
value embedded in the instruction.
3.4.4 Floating-Point Unit (FPU)
The FPU contains a double-precision multiply array, the floating-point status and con-
trol register (FPSCR), and the FPRs. The multiply-add array allows the MPC509 to
efficiently implement floating-point operations such as multiply, multiply-add, and
divide.
The MPC509 depends on a software envelope to fully implement the IEEE floating-
point specification. Overflows, underflows, NaNs, and denormalized numbers cause
floating-point assist exceptions that invoke a software routine to deliver (with hardware
assistance) the correct IEEE result.
To accelerate time-critical operations and make them more deterministic, the MPC509
provides a mode of operation that avoids invoking the software envelope and attempts
相關PDF資料 |
PDF描述 |
|---|---|
| MPC5200BV400 | MPC5200 Hardware Specifications |
| MPC5200CBV266 | MPC5200 Hardware Specifications |
| MPC5200CBV400 | MPC5200 Hardware Specifications |
| MPC5200ID | MPC5200 Hardware Specifications |
| MPC555 | Highly Integrated, Low-Power, 32-Bit Microcontroller |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MPC509A | 制造商:BB 制造商全稱:BB 功能描述:Single-Ended 8-Channel/Differential 4-Channel CMOS ANALOG MULTIPLEXERS |
| MPC509AP | 功能描述:多路器開關 IC 4-Ch Diff-Input Analog Mult RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關數(shù)量:4 開啟電阻（最大值）:7 Ohms 開啟時間（最大值）: 關閉時間（最大值）: 傳播延遲時間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:UQFN-16 |
| MPC509AP | 制造商:BURR-BROWN 功能描述:IC MUX 4CH DP DIP28 509 制造商:Texas Instruments 功能描述:Multiplexer IC Multiplexer Type:Differen |
| MPC509APG4 | 功能描述:多路器開關 IC 4Ch Diff-Input Ana Multiplexer RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關數(shù)量:4 開啟電阻（最大值）:7 Ohms 開啟時間（最大值）: 關閉時間（最大值）: 傳播延遲時間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:UQFN-16 |
| MPC509AU | 功能描述:多路器開關 IC 4-Ch Diff-Input Analog Mult RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關數(shù)量:4 開啟電阻（最大值）:7 Ohms 開啟時間（最大值）: 關閉時間（最大值）: 傳播延遲時間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:UQFN-16 |
發(fā)布緊急采購，3分鐘左右您將得到回復。