- 您現(xiàn)在的位置：買賣IC網 > PDF目錄4105 > MPC8541VTAPF (Freescale Semiconductor)IC MPU POWERQUICC III 783-FCPBGA PDF資料下載
參數(shù)資料
| 型號： | MPC8541VTAPF |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 28/88頁 |
| 文件大小： | 0K |
| 描述： | IC MPU POWERQUICC III 783-FCPBGA |
| 產品培訓模塊： | MPC8544E PowerQUICC™ III |
| 標準包裝： | 36 |
| 系列： | MPC85xx |
| 處理器類型： | 32-位 MPC85xx PowerQUICC III |
| 速度： | 833MHz |
| 電壓： | 1.2V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 783-BBGA，F(xiàn)CBGA |
| 供應商設備封裝： | 783-FCPBGA（29x29） |
| 包裝： | 托盤 |
| 配用： | CWH-PPC-8540N-VE-ND - KIT EVAL SYSTEM MPC8540 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
MPC8541E PowerQUICC III Integrated Communications Processor Hardware Specification, Rev. 4.2
34
Freescale Semiconductor
Local Bus
Table 31 describes the general timing parameters of the local bus interface of the MPC8541E with the DLL
bypassed.
Local bus clock to output high impedance for
LAD/LDP
LWE[0:1] = 00
tLBKHOZ2
—
2.8
ns
5, 9
LWE[0:1] = 11 (default)
4.2
Notes:
1. The symbols used for timing specifications herein follow the pattern of t(First two letters of functional block)(signal)(state)
(reference)(state) for inputs and t(First two letters of functional block)(reference)(state)(signal)(state) for outputs. For example, tLBIXKH1
symbolizes local bus timing (LB) for the input (I) to go invalid (X) with respect to the time the tLBK clock reference (K) goes
high (H), in this case for clock one(1). Also, tLBKHOX symbolizes local bus timing (LB) for the tLBK clock reference (K) to go
high (H), with respect to the output (O) going invalid (X) or output hold time.
2. All timings are in reference to LSYNC_IN for DLL enabled mode.
3. All signals are measured from OVDD/2 of the rising edge of LSYNC_IN for DLL enabled to 0.4 × OVDD of the signal in
question for 3.3-V signaling levels.
4. Input timings are measured at the pin.
5. For purposes of active/float timing measurements, the Hi-Z or off state is defined to be when the total current delivered
through the component pin is less than or equal to the leakage current specification.
6. The value of tLBOTOT is defined as the sum of 1/2 or 1 ccb_clk cycle as programmed by LBCR[AHD], and the number of
local bus buffer delays used as programmed at power-on reset with configuration pins LWE[0:1].
7. Maximum possible clock skew between a clock LCLK[m] and a relative clock LCLK[n]. Skew measured between
complementary signals at OVDD/2.
8. Guaranteed by characterization.
9. Guaranteed by design.
Table 31. Local Bus General Timing Parameters—DLL Bypassed
Parameter
Configuration 7
Symbol 1
Min
Max
Unit
Notes
Local bus cycle time
—
tLBK
6.0
—
ns
2
Internal launch/capture clock to LCLK delay
—
tLBKHKT
1.8
3.4
ns
8
LCLK[n] skew to LCLK[m] or LSYNC_OUT
—
tLBKSKEW
—
150
ps
7, 9
Input setup to local bus clock (except
LUPWAIT)
—tLBIVKH1
5.2
—
ns
3, 4
LUPWAIT input setup to local bus clock
—
tLBIVKH2
5.1
—
ns
3, 4
Input hold from local bus clock (except
LUPWAIT)
—tLBIXKH1
–1.3
—
ns
3, 4
LUPWAIT input hold from local bus clock
—
tLBIXKH2
–0.8
—
ns
3, 4
LALE output transition to LAD/LDP output
transition (LATCH hold time)
—tLBOTOT
1.5
—
ns
6
Local bus clock to output valid (except
LAD/LDP and LALE)
LWE[0:1] = 00
tLBKLOV1
—0.5
ns
3
LWE[0:1] = 11 (default)
2.0
Local bus clock to data valid for LAD/LDP
LWE[0:1] = 00
tLBKLOV2
—0.7
ns
3
LWE[0:1] = 11 (default)
2.2
Table 30. Local Bus General Timing Parameters—DLL Enabled (continued)
Parameter
Configuration 7
Symbol 1
Min
Max
Unit
Notes
相關PDF資料 |
PDF描述 |
|---|---|
| IDT71342SA25J | IC SRAM 32KBIT 25NS 52PLCC |
| IDT7143SA25PF8 | IC SRAM 32KBIT 25NS 100TQFP |
| MPC8280CVVQLDA | IC MPU POWERQUICC II 480-TBGA |
| AM1808BZWT4 | IC ARM9 MPU 361NFBGA |
| IDT7133SA25PF8 | IC SRAM 32KBIT 25NS 100TQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MPC8541VTAQF | 功能描述:IC MPU POWERQUICC III 783-FCPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:MPC85xx 標準包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應商設備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MPC8543ECHXAQG | 功能描述:微處理器 - MPU PQ38 8548E RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC8543ECPXAQGB | 功能描述:微處理器 - MPU FG PQ38 8548 RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC8543ECPXAQGD | 功能描述:微處理器 - MPU PQ38 PB XT WE 1000 R3.0 RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC8543EHXANG | 功能描述:微處理器 - MPU PQ38 8548E RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發(fā)布緊急采購，3分鐘左右您將得到回復。