<address id="g4vcr"><input id="g4vcr"></input></address>

        收藏本站
        • 您好,
          買賣IC網(wǎng)歡迎您。
        • 請登錄
        • 免費注冊
        • 我的買賣
        • 新采購0
        • VIP會員服務(wù)
        • [北京]010-87982920
        • [深圳]0755-82701186
        • 網(wǎng)站導(dǎo)航
        發(fā)布緊急采購
        • IC現(xiàn)貨
        • IC急購
        • 電子元器件
        VIP會員服務(wù)
        • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄45370 > MPC8555CPXAKDX (FREESCALE SEMICONDUCTOR INC) 32-BIT, 600 MHz, RISC PROCESSOR, PBGA783 PDF資料下載
        參數(shù)資料
        型號: MPC8555CPXAKDX
        廠商: FREESCALE SEMICONDUCTOR INC
        元件分類: 微控制器/微處理器
        英文描述: 32-BIT, 600 MHz, RISC PROCESSOR, PBGA783
        封裝: 29 X 29 MM, 3.75 MM HEIGHT, 1 MM PITCH, FLIP CHIP, PLASTIC, BGA-783
        文件頁數(shù): 18/88頁
        文件大?。?/td> 1244K
        代理商: MPC8555CPXAKDX
        第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
        MPC8555E PowerQUICC III Integrated Communications Processor Hardware Specifications, Rev. 4
        Freescale Semiconductor
        25
        Ethernet: Three-Speed, MII Management
        8.2.2.1
        GMII Receive AC Timing Specifications
        Table 21 provides the GMII receive AC timing specifications.
        Figure 7 provides the AC test load for TSEC.
        Figure 7. TSEC AC Test Load
        Figure 8 shows the GMII receive AC timing diagram.
        Figure 8. GMII Receive AC Timing Diagram
        Table 21. GMII Receive AC Timing Specifications
        At recommended operating conditions with LVDD of 3.3 V ± 5%.
        Parameter/Condition
        Symbol 1
        Min
        Typ
        Max
        Unit
        RX_CLK clock period
        tGRX
        —8.0
        —
        ns
        RX_CLK duty cycle
        tGRXH/tGRX
        40
        —
        60
        %
        RXD[7:0], RX_DV, RX_ER setup time to RX_CLK
        tGRDVKH
        2.0
        —
        ns
        RXD[7:0], RX_DV, RX_ER hold time to RX_CLK
        tGRDXKH
        0.5
        —
        ns
        RX_CLK clock rise and fall time
        tGRXR, tGRXF
        2,3
        ——
        1.0
        ns
        Note:
        1. The symbols used for timing specifications herein follow the pattern of t(first two letters of functional block)(signal)(state)
        (reference)(state) for inputs and t(first two letters of functional block)(reference)(state)(signal)(state) for outputs. For example, tGRDVKH
        symbolizes GMII receive timing (GR) with respect to the time data input signals (D) reaching the valid state (V) relative to
        the tRX clock reference (K) going to the high state (H) or setup time. Also, tGRDXKL symbolizes GMII receive timing (GR)
        with respect to the time data input signals (D) went invalid (X) relative to the tGRX clock reference (K) going to the low (L)
        state or hold time. Note that, in general, the clock reference symbol representation is based on three letters representing
        the clock of a particular functional. For example, the subscript of tGRX represents the GMII (G) receive (RX) clock. For rise
        and fall times, the latter convention is used with the appropriate letter: R (rise) or F (fall).
        2. Signal timings are measured at 0.7 V and 1.9 V voltage levels.
        3. Guaranteed by design.
        Output
        Z0 = 50 Ω
        LVDD/2
        RL = 50 Ω
        RX_CLK
        RXD[7:0]
        tGRDXKH
        tGRX
        tGRXH
        tGRXR
        tGRXF
        tGRDVKH
        RX_DV
        RX_ER
        相關(guān)PDF資料
        PDF描述
        MPC8555ECVTAQFX 32-BIT, 1000 MHz, RISC PROCESSOR, PBGA783
        MPC8555EVTAQFX 32-BIT, 1000 MHz, RISC PROCESSOR, PBGA783
        MPC8555ECPXAKDX 32-BIT, 600 MHz, RISC PROCESSOR, PBGA783
        MPC8555PXALFX 32-BIT, 667 MHz, RISC PROCESSOR, PBGA783
        MPC8555EVTAPDX 32-BIT, 833 MHz, RISC PROCESSOR, PBGA783
        相關(guān)代理商/技術(shù)參數(shù)
        參數(shù)描述
        MPC8555CVTAJD 功能描述:微處理器 - MPU PQ 37 LITE 8555 RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
        MPC8555ECPXAJD 功能描述:微處理器 - MPU PQ 37 LITE 8555E RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
        MPC8555ECPXALF 功能描述:微處理器 - MPU PQ 37 LITE 8555E RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
        MPC8555ECVTAJD 功能描述:微處理器 - MPU PQ 37 LITE 8555E RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
        MPC8555ECVTALF 功能描述:微處理器 - MPU PQ 37 LITE 8555E RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
        發(fā)布緊急采購,3分鐘左右您將得到回復(fù)。

        采購需求

        (若只采購一條型號,填寫一行即可)

        發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

        發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

        *型號 *數(shù)量 廠商 批號 封裝
        添加更多采購

        我的聯(lián)系方式

        *
        *
        *
        • VIP會員服務(wù) |
        • 廣告服務(wù) |
        • 付款方式 |
        • 聯(lián)系我們 |
        • 招聘銷售 |
        • 免責(zé)條款 |
        • 網(wǎng)站地圖

        感谢您访问我们的网站,您可能还对以下资源感兴趣:

        两性色午夜免费视频
        <thead id="rj7ya"><abbr id="rj7ya"><acronym id="rj7ya"></acronym></abbr></thead>

              <th id="rj7ya"></th>