- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9082 > MPC962305EF-1HR2 (IDT, Integrated Device Technology Inc)IC BUFFER ZD 1:5 3.3V 8-SOIC PDF資料下載
參數(shù)資料
| 型號： | MPC962305EF-1HR2 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 11/18頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC BUFFER ZD 1:5 3.3V 8-SOIC |
| 標準包裝： | 2,500 |
| 類型： | 扇出緩沖器（分配），零延遲緩沖 |
| PLL： | 是 |
| 輸入： | LVCMOS |
| 輸出： | LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:5 |
| 差分 - 輸入:輸出： | 無/無 |
| 頻率 - 最大： | 133.33MHz |
| 除法器/乘法器： | 無/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 8-SOIC（0.154"，3.90mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 8-SOIC |
| 包裝： | 帶卷 (TR) |
MPC962305 REVISION 8 JANUARY 8, 2013
2
2013 Integrated Device Technology, Inc.
MPC962305 Data Sheet
LOW-COST, 3.3V ZERO DELAY BUFFEr
Table 1. Pin Description for MPC962309
Pin
Signal
Description
1REF(1)
1. Weak pull-down.
Input reference frequency, 5 V-tolerant input
2
CLKA1(2)
2. Weak pull-down on all outputs.
Buffered clock output, Bank A
3
CLKA2(2)
Buffered clock output, Bank A
4VDD
3.3 V supply
5
GND
Ground
6
CLKB1(2)
Buffered clock output, Bank B
7
CLKB2(2)
Buffered clock output, Bank B
8S2(3)
3. Weak pull-ups on these inputs.
Select input, bit 2
9S1(3)
Select input, bit 1
10
CLKB3(2)
Buffered clock output, Bank B
11
CLKB4(2)
Buffered clock output, Bank B
12
GND
Ground
13
VDD
3.3 V supply
14
CLKA3(2)
Buffered clock output, Bank A
15
CLKA4(2)
Buffered clock output, Bank A
16
CLKOUT(2)
Buffered output, internal feedback on this pin
Table 2. Pin Description for MPC962305
Pin
Signal
Description
1
REF(1)
1. Weak pull-down.
Input reference frequency, 5 V-tolerant input
2
CLK2(2)
2. Weak pull-down on all outputs.
Buffered clock output
3
CLK1(2)
Buffered clock output
4
GND
Ground
5
CLK3(2)
Buffered clock output
6
VDD
3.3 V supply
7
CLK4(2)
Buffered clock output
8
CLKOUT(2)
Buffered clock output, internal feedback on this pin
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
CLKOUT
CLKA4
CLKA3
VDD
GND
CLKB4
CLKB3
S1
REF
CLKA1
CLKA2
VDD
GND
CLKB1
CLKB2
S2
SOIC/TSSOP
Top View
Pin Configuration
CLKA1
CLKA2
CLKA3
CLKA4
CLKB1
CLKB2
CLKB3
CLKB4
CLKOUT
PLL
MUX
Select Input
Decoding
S2
S1
REF
Block Diagram
1
2
3
4
8
7
6
5
CLKOUT
CLK4
VDD
CLK3
REF
CLK2
CLK1
GND
SOIC/TSSOP
Top View
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| X9421YV14-2.7T1 | IC XDCP SGL 64-TAP 2.5K 14-TSSOP |
| X9421YV14-2.7 | IC XDCP SGL 64-TAP 2.5K 14-TSSOP |
| X9421YV14 | IC XDCP SGL 64-TAP 2.5K 14-TSSOP |
| X9421YS16ZT1 | IC XDCP SGL 64-TAP 2.5K 16-SOIC |
| PI3C3126Q | IC 4-BIT BUS SW 2-PORT 16-QSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC962305EF-1R2 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:Low-Cost, 3.3V Zero Delay Buffer |
| MPC962305EJ-1H | 功能描述:時鐘緩沖器 RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel |
| MPC962305EJ-1HR2 | 功能描述:IC BUFFER ZD 1:5 3.3V 8-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| MPC962308 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:3.3 V Zero Delay Buffer |
| MPC962308D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:3.3 V Zero Delay Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。