- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8746 > NB7L11MMNG (ON Semiconductor)IC CLK/DTA BUF TRNSLA 1:2 16-QFN PDF資料下載
參數(shù)資料
| 型號： | NB7L11MMNG |
| 廠商： | ON Semiconductor |
| 文件頁數(shù)： | 4/11頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK/DTA BUF TRNSLA 1:2 16-QFN |
| 標準包裝： | 123 |
| 類型： | 扇出緩沖器（分配），變換器，數(shù)據(jù) |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 輸入： | CML，LVCMOS，LVDS，LVPECL，LVTTL |
| 輸出： | CML |
| 頻率 - 最大： | 8GHz |
| 電源電壓： | 2.375 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 16-VFQFN 裸露焊盤 |
| 供應商設備封裝： | 16-QFN（3x3） |
| 包裝： | 管件 |
| 其它名稱： | NB7L11MMNG-ND NB7L11MMNGOS |
NB7L11M
http://onsemi.com
2
VCC Q1 Q1
VCC
VCC Q0
Q0
VCC
VEE
VTCLK
CLK
VTCLK
56
7
8
16
15
14
13
12
11
10
9
1
2
3
4
NB7L11M
Exposed Pad (EP)
Figure 2. QFN16 Pinout (Top View)
Table 1. PIN DESCRIPTION
Pin
Name
I/O
Description
1
VTCLK
Internal 50 W Termination Pin for CLK
2
CLK
LVPECL, CML,
LVCMOS, LVTTL,
LVDS
Inverted Differential Clock/Data Input. (Note 1)
3
CLK
LVPECL, CML,
LVCMOS, LVTTL,
LVDS
Noninverted Differential Clock/Data Input. (Note 1)
4
VTCLK
Internal 50 W Termination Pin for CLK
5,8,13,16
VCC
Positive Supply Voltage. All VCC pins must be externally connected to a Power Supply
to guarantee proper operation.
6
Q1
CML Output
Inverted CLK output 1 with internal 50 W source termination resistor. (Note 2)
7
Q1
CML Output
Noninverted CLK output 1 with internal 50 W source termination resistor. (Note 2)
9,10,11,12
VEE
Negative Supply Voltage. All VEE pins must be externally connected to a Power Supply
to guarantee proper operation.
14
Q0
CML Output
Inverted CLK output 0 with internal 50 W source termination resistor. (Note 2)
15
Q0
CML Output
Noninverted CLK output 0 with internal 50 W source termination resistor. (Note 2)
EP
Exposed Pad. The thermally exposed pad on package bottom (see case drawing) must
be attached to a heatsinking conduit. It is recommended to connect the EP to the lower
potential (VEE).
1. In the differential configuration when the input termination pins (VTCLK, VTCLK) are connected to a common termination voltage or left open,
and if no signal is applied on CLK and CLK then the device will be susceptible to selfoscillation.
2. CML outputs require 50 W receiver termination resistor to VCC for proper operation.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD5310BRMZ-REEL7 | IC DAC 10BIT R-R W/BUFF 8-MSOP |
| NBSG11MNG | IC CLOCK BUFFER 1:2 12GHZ 16-QFN |
| MC100LVEP210FAG | IC CLOCK BUFFER 1:5 3GHZ 32-LQFP |
| MC100LVE222FAG | IC CLK BUFF DVDR MUX 2:15 52LQFP |
| XRD5410AIDTR-F | IC DAC 10BIT SRL 8SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| NB7L11MMNR2 | 功能描述:時鐘緩沖器 2.5V/3.3V Multilevel RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel |
| NB7L11MMNR2G | 功能描述:時鐘緩沖器 2.5V/3.3V Multilevel 1:2 Clock / Fanout RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel |
| NB7L14 | 制造商:ONSEMI 制造商全稱:ON Semiconductor 功能描述:2.5V / 3.3V 7GHz/10Gbps Differential 1:4 LVPECL Fanout Buffer |
| NB7L14M | 制造商:ONSEMI 制造商全稱:ON Semiconductor 功能描述:2.5V/3.3VDifferential 1:4 Clock/Data Fanout Buffer/Translator with CML Outputs and Internal Termination |
| NB7L14M K53P WAF | 制造商:ON Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。