參數(shù)資料
      型號(hào): OR2C15A-2S240I
      廠商: Electronic Theatre Controls, Inc.
      英文描述: CAP 330PF 100V 5% NP0(C0G) SMD-0805 T&R TIN/LEAD/ALLOY S-MIL-PRF-55681
      中文描述: 現(xiàn)場(chǎng)可編程門陣列
      文件頁(yè)數(shù): 139/192頁(yè)
      文件大小: 3148K
      代理商: OR2C15A-2S240I
      第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)當(dāng)前第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)
      50
      Lucent Technologies Inc.
      Data Sheet
      ORCA Series 2 FPGAs
      June 1999
      FPGA Configuration Modes (continued)
      Slave Serial Mode
      The slave serial mode is primarily used when multiple
      FPGAs are configured in a daisy chain. The serial
      slave serial mode is also used on the FPGA evaluation
      board which interfaces to the download cable. A device
      in the slave serial mode can be used as the lead device
      in a daisy chain. Figure 44 shows the connections for
      the slave serial configuration mode.
      The configuration data is provided into the FPGA’s DIN
      input synchronous with the configuration clock CCLK
      input. After the FPGA has loaded its configuration data,
      it retransmits the incoming configuration data on
      DOUT. CCLK is routed into all slave serial mode
      devices in parallel.
      Multiple slave FPGAs can be loaded with identical con-
      figurations simultaneously. This is done by loading the
      configuration data into the DIN inputs in parallel.
      5-4485(F)
      Figure 44. Slave Serial Configuration Schematic
      Slave Parallel Mode
      The slave parallel mode is essentially the same as the
      slave serial mode except that 8 bits of data are input on
      pins D[7:0] for each CCLK cycle. Due to 8 bits of data
      being input per CCLK cycle, the DOUT pin does not
      contain a valid bit stream for slave parallel mode. As a
      result, the lead device cannot be used in the slave
      parallel mode in a daisy-chain configuration.
      Figure 45 is a schematic of the connections for the
      slave parallel configuration mode. WR and CS0 are
      active-low chip select signals, and CS1 is an active-
      high chip select signal. These chip selects allow the
      user to configure multiple FPGAs in slave parallel
      mode using an 8-bit data bus common to all of the
      FPGAs. These chip selects can then be used to select
      the FPGA(s) to be configured with a given bit stream,
      but once an FPGA has been selected, it cannot be
      deselected until it has been completely programmed.
      5-4487(F)
      Figure 45. Slave Parallel Configuration Schematic
      MICRO-
      PROCESSOR
      OR
      DOWNLOAD
      CABLE
      M2
      M1
      M0
      HDC
      SERIES
      FPGA
      LDC
      VDD
      CCLK
      PRGM
      DOUT
      TO DAISY-
      CHAINED
      DEVICES
      DONE
      DIN
      INIT
      ORCA
      MICRO-
      PROCESSOR
      OR
      SYSTEM
      D[7:0]
      DONE
      CCLK
      CS1
      M2
      M1
      M0
      HDC
      LDC
      8
      VDD
      INIT
      PRGM
      CS0
      WR
      SERIES
      FPGA
      ORCA
      相關(guān)PDF資料
      PDF描述
      OR2C15A-2S256 Field-Programmable Gate Arrays
      OR2C15A-2S256I Field-Programmable Gate Arrays
      OR2C15A-2S304 Ceramic Chip Capacitors / MIL-PRF-55681; Capacitance [nom]: 330pF; Working Voltage (Vdc)[max]: 100V; Capacitance Tolerance: +/-10%; Dielectric: Multilayer Ceramic; Temperature Coefficient: C0G (NP0); Lead Style: Surface Mount Chip; Lead Dimensions: 0805; Termination: Solder Coated SnPb; Body Dimensions: 0.080" x 0.050" x 0.055"; Container: Bag; Features: MIL-PRF-55681: M Failure Rate
      OR2C15A-2S304I Field-Programmable Gate Arrays
      OR2C15A-2S352 Field-Programmable Gate Arrays
      相關(guān)代理商/技術(shù)參數(shù)
      參數(shù)描述
      OR2C15A3BA256I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 1600 LUT 298 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      OR2C15A3BA352I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 Use ECP/EC or XP RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      OR2C15A3M84I-D 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 1600 LUT 298 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      OR2C15A3PS208I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 1600 LUT 298 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      OR2C15A3PS240I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 1600 LUT 298 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256