- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄3863 > PIC24FJ64GA110T-I/PF (Microchip Technology)MCU PIC 64KB FLASH 100TQFP PDF資料下載
參數(shù)資料
| 型號： | PIC24FJ64GA110T-I/PF |
| 廠商： | Microchip Technology |
| 文件頁數(shù)： | 212/330頁 |
| 文件大?。?/td> | 0K |
| 描述： | MCU PIC 64KB FLASH 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 1,000 |
| 系列： | PIC® 24F |
| 核心處理器： | PIC |
| 芯體尺寸： | 16-位 |
| 速度： | 32MHz |
| 連通性： | I²C，IrDA，LIN，SPI，UART/USART |
| 外圍設(shè)備： | 欠壓檢測/復(fù)位，LVD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 85 |
| 程序存儲器容量： | 64KB（22K x 24） |
| 程序存儲器類型： | 閃存 |
| RAM 容量： | 16K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 2 V ~ 3.6 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 16x10b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-TQFP |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁當(dāng)前第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁
2010 Microchip Technology Inc.
DS39905E-page 29
PIC24FJ256GA110 FAMILY
3.0
CPU
The PIC24F CPU has a 16-bit (data), modified Harvard
architecture with an enhanced instruction set and a
24-bit instruction word with a variable length opcode
field. The Program Counter (PC) is 23 bits wide and
addresses up to 4M instructions of user program
memory space. A single-cycle instruction prefetch
mechanism is used to help maintain throughput and pro-
vides predictable execution. All instructions execute in a
single cycle, with the exception of instructions that
change the program flow, the double-word move
(MOV.D)
instruction
and
the
table
instructions.
Overhead-free program loop constructs are supported
using the REPEAT instructions, which are interruptible at
any point.
PIC24F devices have sixteen, 16-bit working registers
in the programmer’s model. Each of the working
registers can act as a data, address or address offset
register. The 16th working register (W15) operates as
a Software Stack Pointer for interrupts and calls.
The upper 32 Kbytes of the data space memory map
can optionally be mapped into program space at any
16K word boundary defined by the 8-bit Program Space
Visibility Page Address (PSVPAG) register. The program
to data space mapping feature lets any instruction
access program space as if it were data space.
The Instruction Set Architecture (ISA) has been
significantly enhanced beyond that of the PIC18, but
maintains an acceptable level of backward compatibil-
ity. All PIC18 instructions and addressing modes are
supported either directly or through simple macros.
Many of the ISA enhancements have been driven by
compiler efficiency needs.
The core supports Inherent (no operand), Relative,
Literal, Memory Direct and three groups of addressing
modes. All modes support Register Direct and various
Register Indirect modes. Each group offers up to seven
addressing modes. Instructions are associated with
predefined addressing modes depending upon their
functional requirements.
For most instructions, the core is capable of executing
a data (or program data) memory read, a working reg-
ister (data) read, a data memory write and a program
(instruction) memory read per instruction cycle. As a
result, three parameter instructions can be supported,
allowing trinary operations (that is, A + B = C) to be
executed in a single cycle.
A high-speed, 17-bit by 17-bit multiplier has been
included to significantly enhance the core arithmetic
capability and throughput. The multiplier supports
Signed, Unsigned and Mixed mode, 16-bit by 16-bit or
8-bit by 8-bit integer multiplication. All multiply
instructions execute in a single cycle.
The 16-bit ALU has been enhanced with integer divide
assist hardware that supports an iterative non-restoring
divide algorithm. It operates in conjunction with the
REPEAT
instruction looping mechanism and a selection
of iterative divide instructions to support 32-bit (or
16-bit), divided by 16-bit, integer signed and unsigned
division. All divide operations require 19 cycles to
complete, but are interruptible at any cycle boundary.
The PIC24F has a vectored exception scheme with up
to 8 sources of non-maskable traps and up to 118 inter-
rupt sources. Each interrupt source can be assigned to
one of seven priority levels.
A block diagram of the CPU is shown in Figure 3-1.
3.1
Programmer’s Model
The programmer’s model for the PIC24F is shown in
Figure 3-2. All registers in the programmer’s model are
memory mapped and can be manipulated directly by
instructions. A description of each register is provided
in Table 3-1. All registers associated with the
programmer’s model are memory mapped.
Note:
This data sheet summarizes the features of
this group of PIC24F devices. It is not
intended to be a comprehensive reference
source. For more information, refer to the
“PIC24F
Family
Reference
Manual”
,
Section 2. “CPU”
(DS39703).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PIC18F1230-I/P | IC PIC MCU FLASH 2KX16 18DIP |
| PIC24FJ64GA108T-I/PT | MCU PIC 64KB FLASH 80TQFP |
| PIC24FJ64GA106T-I/PT | MCU PIC 64KB FLASH 64TQFP |
| PIC18F2221-I/SP | IC PIC MCU FLASH 2KX16 28DIP |
| DSPIC33FJ06GS101-E/P | MCU/DSP 16BIT 6KB FLASH 18PDIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PIC24FJ64GA202-I/MM | 制造商:Microchip Technology Inc 功能描述:64KB FLASH, 8KB RAM, 16 MIPS, CRYPTO - Rail/Tube 制造商:Microchip Technology Inc 功能描述:IC PIC MCU FLASH 28QFN 制造商:Microchip Technology Inc 功能描述:64KB Flash, 8KB RAM, 16 MIPS, Crypto, 28 QFN-S 6x6x0.9mm TUBE |
| PIC24FJ64GA202-I/SO | 制造商:Microchip Technology Inc 功能描述:64KB FLASH, 8KB RAM, 16 MIPS, CRYPTO - Rail/Tube 制造商:Microchip Technology Inc 功能描述:IC PIC MCU FLASH 28SOIC 制造商:Microchip Technology Inc 功能描述:64KB Flash, 8KB RAM, 16 MIPS, Crypto, 28 SOIC .300in TUBE |
| PIC24FJ64GA202-I/SP | 制造商:Microchip Technology Inc 功能描述:64KB FLASH, 8KB RAM, 16 MIPS, CRYPTO - Rail/Tube 制造商:Microchip Technology Inc 功能描述:IC PIC MCU FLASH 28SPDIP 制造商:Microchip Technology Inc 功能描述:64KB Flash, 8KB RAM, 16 MIPS, Crypto, 28 SPDIP .300in TUBE |
| PIC24FJ64GA202-I/SS | 制造商:Microchip Technology Inc 功能描述:64KB FLASH, 8KB RAM, 16 MIPS, CRYPTO - Rail/Tube 制造商:Microchip Technology Inc 功能描述:IC PIC MCU FLASH 28SSOP 制造商:Microchip Technology Inc 功能描述:64KB Flash, 8KB RAM, 16 MIPS, Crypto, 28 SSOP .209in TUBE |
| PIC24FJ64GA202T-I/MM | 制造商:Microchip Technology Inc 功能描述:IC PIC MCU FLASH 28QFN 制造商:Microchip Technology Inc 功能描述:64KB Flash, 8KB RAM, 16 MIPS, Crypto, 28 QFN-S 6x6x0.9mm T/R |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。