The MIPS32 M4K
參數(shù)資料
型號： PIC32MX440F512HT-80V/MR
廠商： Microchip Technology
文件頁數(shù)： 146/214頁
文件大?。?/td> 0K
描述： IC MCU 32BIT 512KB FLASH 64QFN
標準包裝： 3,300
系列： PIC® 32MX
核心處理器： MIPS32? M4K?
芯體尺寸： 32-位
速度： 80MHz
連通性： I²C，IrDA，LIN，PMP，SPI，UART/USART，USB OTG
外圍設備： 欠壓檢測/復位，DMA，POR，PWM，WDT
輸入/輸出數(shù)： 53
程序存儲器容量： 512KB（512K x 8）
程序存儲器類型： 閃存
RAM 容量： 32K x 8
電壓 - 電源 (Vcc/Vdd)： 2.3 V ~ 3.6 V
數(shù)據(jù)轉(zhuǎn)換器： A/D 16x10b
振蕩器型： 內(nèi)部
工作溫度： -40°C ~ 105°C
封裝/外殼： 64-VFQFN 裸露焊盤
包裝： 帶卷 (TR)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁當前第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
2011 Microchip Technology Inc.
DS61143H-page 37
PIC32MX3XX/4XX
3.0
CPU
The MIPS32 M4K Processor Core is the heart of the
PIC32MX3XX/4XX family processor. The CPU fetches
instructions, decodes each instruction, fetches source
operands, executes each instruction and writes the
results of instruction execution to the proper destina-
tions.
3.1
Features
5-stage pipeline
32-bit Address and Data Paths
MIPS32 Enhanced Architecture (Release 2)
- Multiply-Accumulate and Multiply-Subtract
Instructions
- Targeted Multiply Instruction
- Zero/One Detect Instructions
- WAIT Instruction
- Conditional Move Instructions (MOVN, MOVZ)
- Vectored interrupts
- Programmable exception vector base
- Atomic interrupt enable/disable
- GPR shadow registers to minimize latency
for interrupt handlers
- Bit field manipulation instructions
MIPS16e Code Compression
- 16-bit encoding of 32-bit instructions to
improve code density
- Special PC-relative instructions for efficient
loading of addresses and constants
- SAVE & RESTORE macro instructions for
setting up and tearing down stack frames
within subroutines
- Improved support for handling 8 and 16-bit
data types
Simple Fixed Mapping Translation (FMT)
mechanism
Simple Dual Bus Interface
- Independent 32-bit address and data busses
- Transactions can be aborted to improve
interrupt latency
Autonomous Multiply/Divide Unit
- Maximum issue rate of one 32x16 multiply
per clock
- Maximum issue rate of one 32x32 multiply
every other clock
- Early-in iterative divide. Minimum 11 and
maximum 34 clock latency (dividend (rs) sign
extension-dependent)
Power Control
- Minimum frequency: 0 MHz
- Low-Power mode (triggered by WAIT
instruction)
- Extensive use of local gated clocks
EJTAG Debug and Instruction Trace
- Support for single stepping
- Virtual instruction and data address/value
-
breakpoints
- PC tracing with trace compression
FIGURE 3-1:
MIPS M4K BLOCK DIAGRAM
Note 1: This data sheet summarizes the features
of
the
PIC32MX3XX/4XX
family
of
devices. It is not intended to be a compre-
hensive reference source. To comple-
ment the information in this data sheet,
refer to Section 2. “CPU” (DS61113) of
the “PIC32 Family Reference Manual”,
which is available from the Microchip web
site
(www.microchip.com/PIC32).
Resources
for
the
MIPS32
M4K
Processor
Core
are
available
at:
2: Some
registers
and
associated
bits
described in this section may not be avail-
able on all devices. Refer to Section 4.0
sheet for device-specific register and bit
information.
Dual Bus I/F
System
Coprocessor
MDU
FMT
TAP
EJTAG
Power
Mgmt.
Off-Chip
Debug I/F
Execution
Core
(RF/ALU/Shift)
Bus
Matr
ix
Trace
Trace I/F
Bus Interface
CPU
相關PDF資料
PDF描述
FAD1-12038ESMW12 FAN 120X38.5MM 48VDC SLEEVE WIRE
AWP40-8241-T-R CONN SOCKET IDC 40POS W/STR GOLD
FI-S30P-HFE CONN RCPT 1.25MM 30POS SMD R/A
AWP24-7540-T-R CONN SOCKET IDC 24POS W/KEY TIN
P51-75-A-S-I12-4.5OVP-000-000 SENSOR 75PSI 1/4-18NPT .5-4.5V
相關代理商/技術參數(shù)
參數(shù)描述
PIC32MX450F128L-I/PT 制造商:Microchip Technology Inc 功能描述:32-bit Microcontrollers - MCU 100MHz 2anlg cmp 2I2C 2SPI/I2S 28Ch
PIC32MX450F128LT-I/PF 制造商:Microchip Technology Inc 功能描述:80MHZ, 2 ANALOG COMP., 2I2C, 2SPI/I2S, 28 CH. ADC, RTCC, DMA - Tape and Reel 制造商:Microchip Technology Inc 功能描述:IC MCU 32BIT 128KB FLASH 100TQFP 制造商:Microchip Technology Inc 功能描述:80MHz, 2 analog comp., 2I2C, 2SPI/I2S, 28 Ch. ADC, RTCC, DMA, PMP, 100 TQFP 14x1
PIC32MX450F128LT-I/PT 制造商:Microchip Technology Inc 功能描述:80MHZ, 2 ANALOG COMP., 2I2C, 2SPI/I2S, 28 CH. ADC, RTCC, DMA - Tape and Reel
PIC32MX450F128LT-I/TL 制造商:Microchip Technology Inc 功能描述:80MHZ, 2 ANALOG COMP., 2I2C, 2SPI/I2S, 28 CH. ADC, RTCC, DMA - Tape and Reel 制造商:Microchip Technology Inc 功能描述:IC MCU 32BIT 128KB FLASH 124VTLA 制造商:Microchip Technology Inc 功能描述:80MHz, 2 analog comp., 2I2C, 2SPI/I2S, 28 Ch. ADC, RTCC, DMA, PMP, 124 VTLA 9x9x
PIC32MX450F128LT-V/PF 制造商:Microchip Technology Inc 功能描述:80MHZ, 2 ANALOG COMP., 2I2C, 2SPI/I2S, 28 CH. ADC, RTCC, DMA - Tape and Reel 制造商:Microchip Technology Inc 功能描述:80MHz, 2 analog comp., 2I2C, 2SPI/I2S, 28 Ch. ADC, RTCC, DMA, PMP, 100 TQFP 14x1
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*