- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378055 > PM7344 (PMC-SIERRA INC) SATURN QUAD T1/E1 MULTI-PHY USER NETWORK INTERFACE DEVICE PDF資料下載
參數(shù)資料
| 型號(hào)： | PM7344 |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | SATURN QUAD T1/E1 MULTI-PHY USER NETWORK INTERFACE DEVICE |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PQFP128 |
| 封裝： | 14 X 20 MM, PLASTIC, QFP-128 |
| 文件頁數(shù)： | 257/293頁 |
| 文件大小： | 1147K |
| 代理商： | PM7344 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁當(dāng)前第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁
PM7344 S/UNI-MPH
DATA SHEET
PMC-950449
ISSUE 6
MULTI-PHY USER NETWORK INTERFACE
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
241
14.2.1 Default Application
Upon reset, the S/UNI-MPH default condition provides jitter attenuation with
TCLKO[x] referenced to the transmit clock TCLKI. The DJAT SYNC bit is also
logic 1 by default. DJAT is configured to divide its input clock rate, TCLKI, and its
output clock rate, TCLKO[x], both by 48, which is the maximum length of the
FIFO. These divided down clock rates are then used by the phase comparator to
update the DJAT DPLL. The phase delay between TCLKI and TCLKO[x] is
synchronized to the physical data delay through the FIFO. For example, if the
phase delay between TCLKI and TCLKO[x] is 12UI, the FIFO will be forced to lag
its output data 12 bits from its input data.
The default mode works well with TCLKI at 1.544MHz for T1 operation format or
at 2.048MHz for E1 operation format.
14.2.2 Data Burst Application
In applications where TCLKI works at a higher than nominal instantaneous rate
(but with gapping to provide the same nominal rate over time), a few factors must
be considered to adequately filter the resultant TCLKO[x] into a smooth
1.544MHz or 2.048MHz clock. The magnitude of the phase shifts in the
incoming bursty data are too large to be properly attenuated by the PLL alone.
However, the magnitudes, and the frequency components of these phase shifts
are known, and are most often multiples of 8 kHz.
In this situation, the input clock to DJAT is a gapped bursty clock. The phase
shifts of the input clock with respect to the generated TCLKO[x] in this case are
large, but when viewed over a longer period, such as a frame, there is little net
phase shift. Therefore, by choosing the divisors appropriately, the large phase
shifts can be filtered out, leaving a stable reference for the DPLL to lock onto. In
this application, the N1 and N2 divisors should be changed to C0H (i.e. divisors
of 193 for T1 applications) or FFH (i.e. divisors of 256 for E1 applications).
Consequently, the frequency of the clock inputs to the phase discriminator in the
PLL is 8 kHz. The DJAT SYNC option must be disabled since the divisor
magnitude of 193 or 256 is not an integer multiple of the FIFO length 48.
The self-centering circuitry of the FIFO should be enabled by setting the CENT
register bit. This sets up the FIFO read pointer to be at least 4 UI away from the
end of the FIFO registers, and then disengages. Should variations in the
frequency of input clock or the output clock cause the read pointer to drift to
within one unit interval of FIFO overflow or underflow, the pointer will be
incrementally pushed away by the LIMIT control without any loss of data.
With SYNC disabled, and CENT and LIMIT enabled, the maximum tolerable
phase difference between the bursty input clock and the smooth TCLKO[x] is
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7345 | SATURN User Network Interface for PDH Applications |
| PM7346 | SATURN QUAD USER NETWORK INTERFACE FOR J2, E3, T3 |
| PM7347 | SATURN USER NETWORK INTERFACE for J2/E3/T3 |
| PM7347-BI | SATURN USER NETWORK INTERFACE for J2/E3/T3 |
| PM73487-PI | 622 Mbps ATM Traffic Management Device |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM7344-RI | 制造商:PMC-Sierra 功能描述:7344-RI |
| PM7345 | 制造商:PMC 制造商全稱:PMC 功能描述:SATURN User Network Interface for PDH Applications |
| PM7345RI | 制造商:PMC-Sierra 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。