- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368151 > PSD413A2-C-70L (意法半導(dǎo)體) TVS BI-DIR 150V 600W DO-15 PDF資料下載
參數(shù)資料
| 型號： | PSD413A2-C-70L |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | TVS BI-DIR 150V 600W DO-15 |
| 中文描述： | 低成本現(xiàn)場可編程微控制器外圍設(shè)備 |
| 文件頁數(shù)： | 87/123頁 |
| 文件大?。?/td> | 657K |
| 代理商： | PSD413A2-C-70L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當(dāng)前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
PSD4XX Famly
84
Explanation of AC Symbols for Non ZPLD Timing.
Example:
t
AVLX
Time from Address Valid to ALE Invalid.
A
– Address
C
– Power Down
D
– Input Data
E
– E
H
– Logic Level High
I
– Interrupt
L
– Logic Level Low or ALE
N
– Reset
P
– Port Signal
Q
– Output Data
R
– WR, UDS, LDS, DS, IORD, PSEN
S
– Chip Select
T
– R/W
t
– Time
V
– Valid
X
– No Longer a Valid Logic Level
Z
– Float
-70
-90*
-15
EPROM_CMiser
ON
Symbol
Parameter
Conditions
Min Max Min Max Min Max
Unit
t
LVLX
t
AVLX
t
LXAX
t
AVQV
ALE or AS Pulse Width
Address Setup Time
Address Hold Time
Address Valid to Data
Valid
CS Valid to Data Valid
RD to Data Valid
8/16-Bit Bus
RD to Data Valid 8-Bit
Bus, 8031 Separate
Mode
RD Data Hold Time
RD Pulse Width
RD to Data High-Z
E Pulse Width
R/W Setup Time
to Enable
R/W Hold Time After
Enable
18
5
7
20
6
8
28
10
11
0
0
0
ns
ns
ns
(Note 3)
(Note 3)
(Note 3)
70
90
150
Add 10
ns
t
SLQV
80
100
150
Add 10
ns
(Note 1)
20
32
40
0
ns
t
RLQV
(Note 2)
32
38
45
0
ns
t
RHQX
t
RLRH
t
RHQZ
t
EHEL
t
THEH
(Note 1)
(Note 1)
(Note 1)
0
0
0
0
0
0
0
ns
ns
ns
ns
30
32
38
22
25
33
30
32
38
8
10
18
0
ns
t
ELTL
0
0
0
0
ns
In 16-Bit Data Bus
Mode (Note 9)
In 8-Bit Data Bus
Mode (Note 9)
20
30
38
0
ns
t
AVPV
Address Input Valid to
Address Output Delay
22
32
48
0
ns
Read Timng
(5 V ± 10% Versions)
NOTES:
1.
RD timing has the same timing as PSEN, DS, LDS, UDS signals.
RD and PSEN have the same timing for 8031 mode.
Any input used to select an internal PSD4XX function.
In multiplexed mode latched address generated from ADIO delay to address output on any Port.
2.
3.
4.
*
The -90 speed is available only on Industrial Temperature Range product.
13.8 Microcontroller Interface – AC/DC Parameters
(5 V ± 10% Versions)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD403A2-C-70U | TVS BI-DIR 15V 600W DO-15 |
| PSD4XX | Low Cost Field Programmable Microcontroller Peripherals |
| PSD401A2-C-15J | IC DDR2 SDRAM 512MB 66-FBGA |
| PSD411A2-C-15J | IC DDR2 SDRAM 512MB 60-TFBGA |
| PSD401A2-C-15L | Low Cost Field Programmable Microcontroller Peripherals |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD4-16 | 制造商:Tamura Corporation of America 功能描述: |
| PSD4-20 | 制造商:MICROTRAN 功能描述:POWER TRANSFORMER, 6 VA |
| PSD4235G2-70U | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 4M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD4235G2-90U | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 4M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD4235G2-90UI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 4M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。