<menuitem id="3gbia"><input id="3gbia"><strong id="3gbia"></strong></input></menuitem>
<table id="3gbia"><label id="3gbia"><output id="3gbia"></output></label></table>
<rt id="3gbia"></rt>
    • <rp id="3gbia"><em id="3gbia"></em></rp>
  • <li id="3gbia"><form id="3gbia"></form></li>
    參數(shù)資料
    型號： PSD853390JT
    廠商： 意法半導(dǎo)體
    英文描述： Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    中文描述： Flash在系統(tǒng)可編程ISP的外設(shè)的8位微控制器
    文件頁數(shù)： 32/110頁
    文件大?。?/td> 1737K
    代理商： PSD853390JT
    PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
    32/110
    PAGE REGISTER
    The 8-bit Page Register increases the addressing
    capability of the MCU by a factor of up to 256. The
    contents of the register can also be read by the
    MCU. The outputs of the Page Register (PGR0-
    PGR7) are inputs to the DPLD decoder and can be
    included in the Sector
    CSBOOT0-CSBOOT3), and SRAM Select (RS0)
    equations.
    Select (FS0-FS7,
    If memory paging is not needed, or if not all 8 page
    register bits are needed for memory paging, then
    these bits may be used in the CPLD for general
    logic. See Application Note
    AN1154
    .
    Figure
    12
    shows the Page Register. The eight flip-
    flops in the register are connected to the internal
    data bus D0-D7. The MCU can write to or read
    from the Page Register. The Page Register can be
    accessed at address location CSIOP + E0h.
    Figure 12. Page Register
    RESET
    D0- D7
    R/W
    D0
    Q0
    Q1
    Q2
    Q3
    Q4
    Q5
    Q6
    Q7
    D1
    D2
    D3
    D4
    D5
    D6
    D7
    PAGE
    REGISTER
    PGR0
    PGR1
    PGR2
    PGR3
    DPLD
    AND
    CPLD
    INTERNAL
    SELECTS
    AND LOGIC
    PLD
    PGR4
    PGR5
    PGR6
    PGR7
    AI02871B
    相關(guān)PDF資料
    PDF描述
    PSD853390MIT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD853390MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD8533V15JT Brushless DC Motor Controller 28-TSSOP -40 to 85
    PSD8533V15MT Flash In-System Programmable ISP Peripherals For 8-bit MCUs
    PSD8533V20MT 120V Boot, 3-A Peak, High Frequency, High-Side/Low-Side Driver 8-SOIC -40 to 140
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    PSD853F2-70J 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24
    PSD853F2-70M 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90J 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90JI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    PSD853F2-90M 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

    采購需求

    (若只采購一條型號，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *