- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361236 > Q67100-H5148 (SIEMENS AG) Quarter PIP Processor PDF資料下載
參數(shù)資料
| 型號： | Q67100-H5148 |
| 廠商： | SIEMENS AG |
| 英文描述： | Quarter PIP Processor |
| 中文描述： | 季畫中畫處理器 |
| 文件頁數(shù)： | 4/53頁 |
| 文件大?。?/td> | 418K |
| 代理商： | Q67100-H5148 |
第1頁第2頁第3頁當前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
HYB 39S64400/800/160BT(L)
64-MBit Synchronous DRAM
Data Book
4
12.99
Functional Block Diagrams
Block Diagram: 4 Bank
×
4M
×
4 SDRAM
SPB03696
Memory
Array
Bank 0
4096 x 1024
x 4 Bit
C
S
Row Decoder
C
Bank 1
Array
Memory
4096 x 1024
x 4 Bit
Row Decoder
C
Bank 2
Array
Memory
4096 x 1024
x 4 Bit
Row Decoder
C
Bank 3
Array
Memory
4096 x 1024
x 4 Bit
Row Decoder
Counter
Column Address
Column Address
Buffer
A0 - A9, AP, BA0, BA1
Column Addresses
Row Address
Buffer
A0 - A11, BA0, BA1
Row Addresses
Refresh Counter
DQ0 - DQ3
Input Buffer
Output Buffer
Timing Generator
Control Logic &
C
C
C
R
C
W
D
S
S
S
相關PDF資料 |
PDF描述 |
|---|---|
| Q67100-H5156 | Expanded Decoder for Program Delivery Control and Video Program System EPDC / VPS Decoder |
| Q67100-H5164 | VPS / PDC-plus Decoder |
| Q67100-H5182 | VPS-Decoder |
| Q67100-H6032 | General-Purpose Power Controller |
| Q67100-H6209 | Multipoint Switching and Conferencing Unit - Attenuation MUSAC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| Q67100-H5156 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Expanded Decoder for Program Delivery Control and Video Program System EPDC / VPS Decoder |
| Q67100-H5164 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:VPS / PDC-plus Decoder |
| Q67100-H5182 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:VPS-Decoder |
| Q67100-H6032 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:General-Purpose Power Controller |
| Q67100-H6035 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
發(fā)布緊急采購，3分鐘左右您將得到回復。