- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361287 > QL4009-1PF100M (Electronic Theatre Controls, Inc.) CAP CER SM NON 22.00 UF 16.0V 20.0^ 7R 2 PDF資料下載
參數(shù)資料
| 型號(hào)： | QL4009-1PF100M |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | CAP CER SM NON 22.00 UF 16.0V 20.0^ 7R 2 |
| 中文描述： | 9000可用可編程邏輯門QuickRAM ESP結(jié)合性能，密度和嵌入式內(nèi)存 |
| 文件頁(yè)數(shù)： | 7/18頁(yè) |
| 文件大小： | 373K |
| 代理商： | QL4009-1PF100M |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)當(dāng)前第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)
QL4009 QuickRAM Data Sheet Rev B
Table 7: I/O Cell Input Delays
Symbol
Parameter
Propagation Delays (ns)
Fanout
a
a. Stated timing for worst case Propagation Delay over process variation at V
CC
= 3.3 V and
T
A
= 25
°
C. Multiply by the appropriate Delay Factor, K, for speed grade, voltage and temperature
settings as specified in the Operating Range.
1
2
3
4
8
10
t
I/O
Input Delay (bidirectional pad)
1.3
1.6
1.8
2.1
3.1
3.6
t
ISU
Input Register Set-Up Time
3.1
3.1
3.1
3.1
3.1
3.1
t
IH
Input Register Hold Time
0.0
0.0
0.0
0.0
0.0
0.0
t
IOCLK
Input Register Clock to Q
0.7
1.0
1.2
1.5
2.5
3.0
t
IORST
Input Register Reset Delay
0.6
0.9
1.1
1.4
2.4
2.9
t
IESU
Input Register Clock Enable Set-Up Time
2.3
2.3
2.3
2.3
2.3
2.3
t
IEH
Input Register Clock Enable Hold Time
0.0
0.0
0.0
0.0
0.0
0.0
Table 8: I/O Cell Output Delays
Symbol
Parameter
Propagation Delays (ns)
Output Load Capacitance (pF)
3
50
75
100
150
t
OUTLH
Output Delay Low to High
2.1
2.5
3.1
3.6
4.7
t
OUTHL
Output Delay High to Low
2.2
2.6
3.2
3.7
4.8
t
PZH
Output Delay Tri-state to High
1.2
1.7
2.2
2.8
3.9
t
PZL
Output Delay Tri-state to Low
1.6
2.0
2.6
3.1
4.2
t
PHZ
Output Delay High to Tri-state
a
a. The following loads are used for t
PXZ
2.0
-
-
-
-
t
PLZ
Output Delay High to Tri-state
a
1.2
-
-
-
-
1Κ
1Κ
tPHZ
tPLZ
5 pF
5 pF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| QL4009-1PF84C | 9,000 Usable PLD Gate QuickRAM ESP Combining Performance, Density and Embedded RAM |
| QL4009-1PF84I | CAP, 4.7UF +/- 20% 25V |
| QL4009-1PF84M | CAP 4.7UF +/- 20% 25V |
| QL4009-1PL68C | CAP, 4.7UF +/- 20% 25V |
| QL4009-1PL68I | CAP, 4.7UF +/- 20% 25V |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| QL4009-1PF84C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9,000 Usable PLD Gate QuickRAM ESP Combining Performance, Density and Embedded RAM |
| QL4009-1PF84I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9,000 Usable PLD Gate QuickRAM ESP Combining Performance, Density and Embedded RAM |
| QL4009-1PF84M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9,000 Usable PLD Gate QuickRAM ESP Combining Performance, Density and Embedded RAM |
| QL4009-1PL68C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9,000 Usable PLD Gate QuickRAM ESP Combining Performance, Density and Embedded RAM |
| QL4009-1PL68I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:9,000 Usable PLD Gate QuickRAM ESP Combining Performance, Density and Embedded RAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。