- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368612 > S5D0127X01-Q0R0 (SAMSUNG SEMICONDUCTOR CO. LTD.) MULTISTANDARD VIDEO DECODER/SCALER PDF資料下載
參數(shù)資料
| 型號： | S5D0127X01-Q0R0 |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | MULTISTANDARD VIDEO DECODER/SCALER |
| 中文描述： | 多標準視頻解碼器/倍線器 |
| 文件頁數(shù)： | 55/96頁 |
| 文件大小： | 1509K |
| 代理商： | S5D0127X01-Q0R0 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁
ELECTRONICS
S5D0127X01 Data Sheet
MULTIMEDIA VIDEO
PAGE 55 OF 96
Modified on May/04/2000
HAV Start Control
Index
Mnemonic
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
05h
0Ch
HAVB
HXTRA
HAVB[7:0]
HAVB[10:8]
HAVE[10:8]
HS1BE0
HS2BE0
HAVB[10:0]
This 11-bit register is used to define the start location of the HAV signal relative to the sync tip
(for CVBS input, this is the composite video sync tip. For 8-bit CbYCr input, this is the leading
edge of the HS1 or EAV). The content of this register is a 2’s complement number which is
used as an offset to the default. The resolution for this register is 1 CK clock.
HAV End Control
Index
Mnemonic
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
06h
0Ch
HAVE
HXTRA
HAVE[7:0]
HAVB[10:8]
HAVE[10:8]
HS1BE0
HS2BE0
HAVE[10:0]
This 11-bit register is used to define the end location of the HAV signal relative to the sync tip.
The content of this register is a 2’s complement number which is used as an offset to the
default The resolution for this register is 1 CK clock.
HS1 Start Control
Index
Mnemonic
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
07h
0Ch
HS1B
HXTRA
HS1B[8:1]
HAVB[10:8]
HAVE[10:8]
HS1BE0
HS2BE0
HS1B[8:1] -
HS1BE0
If HS1 is programmed as an output, this 9-bit register defines the start location of the HS1
signal. The content of this register is a 2’s complement number which is used as an offset to the
default. The resolution for this register is 1 CK clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5D2510 | stand-alone OSD Processor |
| S5G9802X01 | MB 18C 18#20 SKT RECP RoHS Compliant: No |
| S5G9802X01-D0B0 | MB 19C 19#20 PIN RECP |
| S5K437CA | 1/4 Optical Size 640x480 (VGA) 2.8V CMOS Image Sensor |
| S5K437CX01 | 1/4 Optical Size 640x480 (VGA) 2.8V CMOS Image Sensor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5D2400X | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S5D2400X scaling image processor |
| S5D2501F | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OSD PROCESSOR FOR MONITORS |
| S5D2508A | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OSD PROCESSOR FOR MONITOR |
| S5D2508A01 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OSD PROCESSOR FOR MONITOR |
| S5D2508A01-D0B0 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OSD PROCESSOR FOR MONITOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。