- 您現(xiàn)在的位置：買賣IC網 > PDF目錄8951 > SI5368A-C-GQR (Silicon Laboratories Inc)IC CLK MULTIPLIER ATTEN 100TQFP PDF資料下載
參數(shù)資料
| 型號： | SI5368A-C-GQR |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 68/92頁 |
| 文件大小： | 0K |
| 描述： | IC CLK MULTIPLIER ATTEN 100TQFP |
| 標準包裝： | 250 |
| 系列： | DSPLL® |
| 類型： | 時鐘放大器，振動衰減器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 4:5 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.42GHz |
| 除法器/乘法器： | 無/是 |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP |
| 供應商設備封裝： | 100-TQFP（14x14） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
Si5368
70
Rev. 1.0
Reset value = 0000 0000
2FOS1_FLG
FOS1_FLG.
CLKIN_1 Frequency Offset Flag.
0: Normal operation.
1: Held version of FOS1_INT. Generates active output interrupt if output interrupt pin
is enabled (INT_PIN = 1) and if not masked by FOS1_MSK bit. Flag cleared by writ-
ing
location to 0.
1LOL_FLG
LOL_FLG.
PLL Loss of Lock Flag.
0: PLL locked
1: Held version of LOL_INT. Generates active output interrupt if output interrupt pin
is enabled (INT_PIN = 1) and if not masked by LOL_MSK bit. Flag cleared by writ-
ing
location to 0.
0
ALIGN_ERR [8,8]
ALIGN_ERR [8:0].
Indicates the magnitude of the deviation of the input to output frame sync phase
alignment from the ideal value set in the FSYNC_SKEW[16:0] registers. The align-
ment error is given in units of tCKOUT_2.
If the alignment error exceeds 255 fCKOUT_2 clock cycles, ALIGN_ERR[7:0] limits
to its maximum value (11111111). The polarity of the phase deviation (leading or lag-
ging) is given by the ALIGN_ERR[8] bit.
00000000=0
11111111=255
Register 133.
Bit
D7D6D5D4D3D2D1
D0
Name
ALIGN_ERR [7:0]
Type
R
Bit
Name
Function
7:0
ALIGN_ERR [7:0]
ALIGN_ERR [7:0].
See Register 132.
Bit
Name
Function
相關PDF資料 |
PDF描述 |
|---|---|
| VE-26F-MW-F3 | CONVERTER MOD DC/DC 72V 100W |
| VE-26F-MW-F2 | CONVERTER MOD DC/DC 72V 100W |
| VE-21Z-MW-F3 | CONVERTER MOD DC/DC 2V 40W |
| VE-JV4-MZ-F2 | CONVERTER MOD DC/DC 48V 25W |
| VE-JV4-MZ-F1 | CONVERTER MOD DC/DC 48V 25W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| Si5368B-B-GQ | 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| SI5368B-B-GQR | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5368B-C-GQ | 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| SI5368B-C-GQR | 功能描述:時鐘合成器/抖動清除器 Precision Clk Xplier Jitter Attn 4In/5Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| Si5368C-B-GQ | 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。