- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9602 > SL28541BZC (Silicon Laboratories Inc)IC CLOCK CK505 MOBILE 64TSSOP PDF資料下載
參數(shù)資料
| 型號： | SL28541BZC |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 10/31頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505 MOBILE 64TSSOP |
| 標準包裝： | 28 |
| 類型： | 時鐘/頻率發(fā)生器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服務(wù)器 |
| 輸入： | 時鐘，晶體 |
| 輸出： | HCSL，LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:21 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 400MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-TFSOP （0.240"，6.10mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 64-TSSOP |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
SL28541
...................... DOC #: SP-AP-0063 (Rev. AA) Page 18 of 31
CPU_STP# Assertion
The CPU_STP# signal is an active LOW input used for
synchronous stopping and starting the CPU output clocks
while the rest of the clock generator continues to function.
When the CPU_STP# pin is asserted, all CPU outputs that are
set with the SMBus configuration to be stoppable are stopped
within two to six CPU clock periods after sampled by two rising
edges of the internal CPUC clock. The final states of the
stopped CPU signals are CPUT = HIGH and CPUC = LOW.
CPU_STP# Deassertion
The deassertion of the CPU_STP# signal causes all stopped
CPU outputs to resume normal operation in a synchronous
manner. No short or stretched clock pulses are produced when
the
clock
resumes.
The
maximum
latency
from
the
deassertion to active outputs is no more than two CPU clock
cycles.
DOT 9 6 C
PD#
CP UC, 1 3 3 MHz
C P UT , 13 3MH z
S RCC 10 0MH z
U SB, 4 8 MH z
DOT 9 6 T
S RCT 1 0 0 MHz
Ts table
<1 .8 m s
PC I, 3 3 MH z
REF
Td r iv e _ PW R D N #
< 300
s , >2 00m V
Figure 2. Power down Deassertion Timing Waveform
FS _A , FS _B ,F S_C ,FS _D
CKPW RG D
PW R G D_V R M
VD D Clock G en
C lock S tate
C lock O utputs
C lock V C O
0.2-0.3 m s
Delay
Sta te 0
S tate 2
S tate 3
Wait for
VT T_ P W RGD#
Sam ple Sels
Off
On
S tate 1
D evice is not a ffected,
VT T _PW RGD# is ig nored
Figure 3. CKPWRGD Timing Diagram
CPU_STP#
CPUT
CPUC
Figure 4. CPU_STP# Assertion Waveform
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| D38999/20SD18SB | CONN RCPT 18POS WALL MNT W/SCKT |
| VE-B22-MY-S | CONVERTER MOD DC/DC 15V 50W |
| VE-23Z-MX-S | CONVERTER MOD DC/DC 2V 30W |
| D38999/20JE6HA | CONN RCPT 6POS WALL MNT W/PINS |
| VE-22K-MY-S | CONVERTER MOD DC/DC 40V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SL28541BZC-2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina, Atom RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28541BZC-2T | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina, Atom RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28541BZCT | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28541BZI | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28541BZI-2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina, Atom RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。