- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9002 > SL28PCIE50ALIT (Silicon Laboratories Inc)IC CLOCK PCIE GEN2 48QFN PDF資料下載
參數(shù)資料
| 型號： | SL28PCIE50ALIT |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 15/16頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK PCIE GEN2 48QFN |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 系列： | EProClock® |
| 類型： | * |
| PLL： | 帶旁路 |
| 輸入： | 時鐘，晶體 |
| 輸出： | 時鐘 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:10 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 100MHz |
| 除法器/乘法器： | 無/是 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | * |
| 封裝/外殼： | * |
| 供應(yīng)商設(shè)備封裝： | * |
| 包裝： | * |
SL28PCIe50
DOC#: SP-AP-0758 (Rev. AA)
Page 8 of 16
Input Pins Clearification
SRC_EN Clarification
SRC_EN pin is a 3.3V active high input pin. When the
SRC_EN signal is a logic low, all SRC clocks will be disabled
sychronously regardless of the CLKREQ# state. If SRC_EN
pin remains disabled it can be re-enabled through the SMBus
register. The SRC_EN signal will be asserted high whenever
the SRC_EN pin or the SRC_EN bit is a logic high.
CLKREQ# Clarification
The CLKREQ# signals are active low inputs used to cleanly
enable and disabe selected SRC outputs. If CLKREQ# pin
remains disabled it can be re-enabled through the SMBus
register. The CLKREQ# signal will be asserted high whenever
the CLKREQ# pin or the CLKREQ# bit is a logic high.
OE Clarification
The OE signals are active high inputs used to enable and
disabe single-ended outputs. If OE pin remains disabled it can
be re-enabled through the SMBus register. The OE signal will
be asserted high whenever the OE pin or the OE bit is a logic
high. OE pins is required to be driven at all time.
RESET# Clarification
The RESET# signal is 3.3V output signal with an internal
100k-ohm pull-down. The RESET# output is low during power
up. When SRC_EN is low and after all SRC clocks go low,
RESET# will go low. If any of the SRCs is running when
SRC_EN is low, RESET# will not go low. When PD pin is
de-asserted and SRC_EN goes high, RESET# will remain low
for 100ms then goes high. If PD is asserted, RESET# will be
low.
Byte 7: Control Register 7
Bit
@Pup
Type
Name
Description
7
0
R/W
PLL2_SS_EN
Spread Enabled for PLL2
0=Spread Disabled; 1=Spread Enabled
6
0
R/W
CONFIG_SE1_FS2
See Table 6 on page 7 for full configuraiton
5
0
R/W
CONFIG_SE1_FS1
4
0
R/W
CONFIG_SE1_FS0
3
0
R/W
PLL1_PD
Power Down PLL1
0=Enabled PLL1; 1=Disabled PLL1
2
0
R/W
PLL2_PD
Power Down PLL2
0=Enabled PLL2; 1=Disabled PLL2
1
0
R/W
PLL3_PD
Power Down PLL3
0=Enabled PLL3; 1=Disabled PLL3
0
1
R/W
RESET#_SET
RESET# Output setting
0=RESET# output goes low, but will not disabled SRC clocks
1=RESET# goes high after 100ms if device is not in power
down or SRC_EN in not “0”
Table 4. CLKREQ# Table for SRC Clocks
CKPWRGD / PD#
SRC_EN Pin
SRC_EN Bit
CLKREQ# Pin
CLKREQ# Bit
SRC Clocks
11
X
0
X
Enabled
11
X
0
Enabled
1X
1
0
X
Enabled
1X
1
X
0
Enabled
1
0
Disabled if not free running
1
0
1
Disabled if not free running
1
0
1
0
Disabled if not free running
1
X
1
Disabled
0
X
Disabled
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-BTT-MY-F2 | CONVERTER MOD DC/DC 6.5V 50W |
| VI-J52-MZ-F3 | CONVERTER MOD DC/DC 15V 25W |
| VE-BTT-MY-F1 | CONVERTER MOD DC/DC 6.5V 50W |
| VI-J52-MZ-F2 | CONVERTER MOD DC/DC 15V 25W |
| VE-BT0-MY-F4 | CONVERTER MOD DC/DC 5V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SL28PCIe50LC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28PCIe50LCT | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28PCIe50LI | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28PCIe50LIT | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE family w/OE 25MHz Xtal input RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28SRC01BZI | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 PCIE Clk Gen Xin 14M -->1PCIE out Gen3 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。