- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98143 > ST10F269Z2Q6 (STMICROELECTRONICS) 16-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP144 PDF資料下載
參數(shù)資料
| 型號： | ST10F269Z2Q6 |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP144 |
| 封裝： | 28 X 28 MM, PLASTIC, QFP-144 |
| 文件頁數(shù)： | 21/184頁 |
| 文件大?。?/td> | 3276K |
| 代理商： | ST10F269Z2Q6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁
ST10F269
18 - SYSTEM RESET
maximum of 1038 TCL (4 TCL + 10 TCL + 1024
TCL). The system configuration is latched from
PORT0 after a duration of 8 TCL / 4 CPU clocks (6
TCL / 3 CPU clocks if PLL is bypassed) and in
case of external fetch, ALE, RD and R/W pins are
driven to their inactive level. Program execution
starts from memory location 00'0000h in code
segment 0. This starting location will typically
point to the general initialization routine. Timings
of synchronous reset sequence are summarized
in Figure 57. Refer to Table 38 for PORT0 latched
configuration.
Note
- If the RSTIN pin level is sampled low, the
reset sequence is extended until RSTIN
level becomes high leading to a long
hardware
reset
(synchronous
or
asynchronous
reset)
because
RSTIN
signal duration has lasted longer than
1040TCL.
- If the VRPD voltage has dropped below
the RPD pin threshold, the reset is
processed as an asynchronous reset.
Figure 57 : Synchronous Warm Reset Sequence External Fetch (4 TCL < RSTIN pulse < 1038 TCL)
Note
1) RSTIN assertion can be released there.
2) Maximum internal synchronization is 6 CPU cycles (12
TCL).
3) RSTIN pin is pulled low if bit BDRSTEN (bit 3 of SYSCON register) was previously set by software. Bit BDRSTEN is cleared after
reset.
4) RSTIN rising edge to internal latch of PORT0 is 3 CPU clock cycles (6 TCL) if the PLL is bypassed and the prescaler is on
(fCPU =fXTAL / 2), else it is 4 CPU clock cycles (8 TCL).
5) If during the reset condition (RSTIN low), VRPD voltage drops below the threshold voltage (typically 2.5V for 5V operation), the
ST10 reset circuitry disables the bidirectional reset function and RSTIN pin is no more pulled low.
18.3 - Software Reset
The reset sequence can be triggered at any time
using the protected instruction SRST (software
reset).
This
instruction
can
be
executed
deliberately within a program, for example to leave
bootstrap loader mode, or upon a hardware trap
that reveals a system failure.
Upon execution of the SRST instruction, the
internal reset sequence (1024 TCL) is started.
The microcontroller behavior is the same as for a
short
hardware
reset,
except
that
only
P0.12...P0.6 bits are latched at the end of the
reset sequence, while previously latched values of
P0.5...P0.2 are cleared.
18.4 - Watchdog Timer Reset
When the watchdog timer is not disabled during
the initialization or when it is not regularly serviced
during program execution it will overflow and it will
trigger the reset sequence.
Unlike
hardware
and
software
resets,
the
watchdog reset completes a running external bus
cycle if this bus cycle either does not use READY,
or if READY is sampled active (low) after the
CPU Clock
RSTIN
RPD
RSTOUT
ALE
PORT0
1st Instr.
Latching point of PORT0
for system start-up configuration
6 or 8 TCL4)
4 TCL 10 TCL 2)
min.
1024 TCL
1)
Reset Configuration
If VRPD > 2.5V Asynchronous
200
A Discharge
5)
RD
4
3
2
1
5
6789
Reset is not entered.
Internal reset signal
Internally pulled low
3)
5 TCL
相關PDF資料 |
PDF描述 |
|---|---|
| ST10F276Z5Q3 | 16-BIT, MROM, 64 MHz, RISC MICROCONTROLLER, PQFP144 |
| ST10F296TR | 16-BIT, FLASH, 64 MHz, MICROCONTROLLER, PBGA208 |
| ST10R172LT6 | 16-BIT, 50 MHz, MICROCONTROLLER, PQFP100 |
| ST10R272LT6 | 16-BIT, 50 MHz, MICROCONTROLLER, PQFP100 |
| ST16C452PSIJ68 | 2 CHANNEL(S), SERIAL COMM CONTROLLER, PQCC68 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ST10F269Z2Q6/TR | 功能描述:16位微控制器 - MCU 16B MCU 256K Byte and 12K Byte RAM RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風格:SMD/SMT |
| ST10F269Z2QX | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:16-BIT MCU WITH MAC UNIT, 256K BYTE FLASH MEMORY AND 12K BYTE RAM |
| ST10F269Z2T3 | 功能描述:16位微控制器 - MCU ST10F272 16B MCU RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風格:SMD/SMT |
| ST10F269Z2T6 | 功能描述:16位微控制器 - MCU ST10F272 16B MCU RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風格:SMD/SMT |
| ST10F269ZX | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:16-BIT MCU WITH MAC UNIT, 128K to 256K BYTE FLASH MEMORY AND 12K BYTE RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。