參數(shù)資料
型號: ST92195D5T1/XXX
廠商: STMICROELECTRONICS
元件分類: 微控制器/微處理器
英文描述: 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PQFP64
封裝: TQFP-64
文件頁數(shù): 239/250頁
文件大?。?/td> 3010K
代理商: ST92195D5T1/XXX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁當(dāng)前第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
89/249
ST92195 ST92T195 ST92E195 - TELETEXT DISPLAY STORAGE RAM INTERFACE
TDSRAM (Cont’d)
7.3.2.3 CPU Slowdown on TDSRAM access
As described above, the TDSRAM interface puts
priority on TV real time constraints and may slow-
down the CPU by inserting wait cycles when a TD-
SRAM access is requested. The effective duration
of the CPU slowdown is a complex function of TD-
SRAM interface working mode and of the respec-
tive DOTCK/2 frequency (TDSRAM frequency)
and the Core INTCLK frequency.
In order to calculate the average and worst case
slowdown, let’s define the following parameters:
INT(): stands for "integer" function
TCPU: CPU internal clock period
TDRAM: TDSRAM clock period (DOTCLK/2 peri-
od)
TWAIT: additional time inserted due to the TD-
SRAM access
S: number of elapsed slots to get a CPU slot (this
may be a real number)
TWAIT (read) = INT(2.5 * S * (TDRAM/ TCPU)) *
TCPU + (+1 / -0) * TCPU
TWAIT (write) = INT(2.5 * S * (TDRAM/ TCPU) +
1) * TCPU + (+1 / -0) * TCPU
Assuming the Display is "on", no "MBT" is required
and we have the following clock conditions:
CPU running at 12 MHz (TCPU= 83ns)
DOTCK/2 at 20 MHz; 4/3 recommended frequen-
cy (TDRAM= 50ns) the average number of insert-
ed wait cycles is:
TWAIT(read) = 2 * TCPU + (+1 / -0) * TCPU
(i.e. 2 or 3 extra CPU cycles)
TWAIT(write) = 3 * TCPU + (+1 / -0) * TCPU
(i.e. 3 or 4 extra CPU cycles)
In practice:
ld (rr), #N will last 11 or 12 cycles instead
of 8 cycles
ldw (rr), #NN will last 20 to 22 cycles instead
of 14 cycles
DIS (or ACQ) slot
MBT slot Average S
Max S
off
on
12/8 = 1.5
3
off
9/8 = 1.16
2
on
off
12/8 = 1.5
3
on
16/8 = 2
4
相關(guān)PDF資料
PDF描述
ST92195C8T1/XXX 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PQFP64
ST92195C6B1/XXX 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56
ST92195C4B1/XXX 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56
ST9291N3 16-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP56
ST9291N6 16-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP56
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ST92195D6 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER
ST92195D6B1 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER
ST92195D6T1 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER
ST92195D7 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER
ST92195D7B1 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:48-96 Kbyte ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER