- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361344 > T436416A-6SG (TM Technology, Inc.) 4M X 16 SDRAM PDF資料下載
參數(shù)資料
| 型號： | T436416A-6SG |
| 廠商： | TM Technology, Inc. |
| 英文描述： | 4M X 16 SDRAM |
| 中文描述： | 4米× 16內(nèi)存 |
| 文件頁數(shù)： | 26/29頁 |
| 文件大小： | 712K |
| 代理商： | T436416A-6SG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁
TE
CH
tm
Active/ Precharge Power Down Mode @ CAS latency = 2, Butsr length = 4
0
1
2
3
4
5
6
7
SS
SS
T436416A
TM Technology Inc. reserves the right
P.26
to change products or specifications without notice.
Publication Date: MAY. 2003
Revision: B
CLOCK
CKE
CS
RAS
CAS
ADDR
BA
A10/AP
DQ
W E
DQM
8
9
10
11
12
13
14
15
16
17
18
19
:Don't care
Precharge
Pow er-
D ow n Entry
Precharge
Pow er-
D ow n Exit
Row A ctive
A ctive
Pow er-
D ow n Entry
A ctive
Pow er-
D ow n Exit
Read
Precharge
Qa0
Qa1
Qa2
Ra
Ca
Ra
t
SHZ
SS
tss
tss
tss
*Note1
*Note3
*Note2
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
SS
*Note : 1. Both banks should be in idle state prior to entering precharge power down mode.
2. CKE should be set high at least 1CLK+
t
SS
prior to Row active command.
3. Can not violate minimum refresh specification.(64ms)
相關PDF資料 |
PDF描述 |
|---|---|
| T436416A-7.5S | 4M X 16 SDRAM |
| T436416A-7.5SG | 4M X 16 SDRAM |
| T436416A-7S | TERMINAL BLOCK END BARRIER IEC +OPTIONS |
| T436416A-7SG | 4M X 16 SDRAM |
| T436416A-8S | 4M X 16 SDRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| T436416A-7.5S | 制造商:TMT 制造商全稱:TMT 功能描述:4M X 16 SDRAM |
| T436416A-7.5SG | 制造商:TMT 制造商全稱:TMT 功能描述:4M X 16 SDRAM |
| T436416A-7S | 制造商:TMT 制造商全稱:TMT 功能描述:4M X 16 SDRAM |
| T436416A-7SG | 制造商:TMT 制造商全稱:TMT 功能描述:4M X 16 SDRAM |
| T436416A-8S | 制造商:TMT 制造商全稱:TMT 功能描述:4M X 16 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。