- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371186 > TLV320AIC14C (Texas Instruments, Inc.) PRODUCT NOTIFICATION PDF資料下載
參數(shù)資料
| 型號： | TLV320AIC14C |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | PRODUCT NOTIFICATION |
| 中文描述： | 產(chǎn)品公告 |
| 文件頁數(shù)： | 15/46頁 |
| 文件大?。?/td> | 452K |
| 代理商： | TLV320AIC14C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
SLAS428 AUGUST 2004
www.ti.com
15
I
2
S MODE
In I
2
S mode, the MSB of the left channel is valid on the second rising edge of the BCLK after the falling edge of ADWS or
LRCK. Similarly the MSB of the right channel is valid on the second rising edge of the BCLK after the rising edge of
LRCK.
BCLK
LRCK
DIN
n
n1
1
0
n
n1
1
0
LSB
MSB
n
1 clock before MSB
n2
2
n2
2
1/fs
Left Channel
Right Channel
Figure 11. Timing Diagram for I
2
S Mode
DSP MODE
In DSP mode, the falling edge of LRCK starts the data transfer with the left channel data first and immediately followed
by the right channel data. Each data bit is valid on the falling edge of BCLK.
BCLK
LRCK
DIN/
n
n1
1
0
n
n1
1
0
LSB
MSB
n
n1
1
0
MSB
LSB
n2
2
n2
2
n2
MSB
LSB
1/fs
Left Channel
Right Channel
Figure 12. Timing Diagram for DSP Mode
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。