參數(shù)資料
型號(hào)： TPS65950ZXNT
廠商： TEXAS INSTRUMENTS INC
元件分類(lèi)： 消費(fèi)家電
英文描述： SPECIALTY CONSUMER CIRCUIT, PBGA209
封裝： 7 X 7 MM, 0.40 MM PITCH, PLASTIC, BGA-209
文件頁(yè)數(shù)： 9/167頁(yè)
文件大?。?/td> 2566K
代理商： TPS65950ZXNT
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)當(dāng)前第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)
7.2.4
PHY Electrical Characteristics
7.2.4.1 5-V Tolerance
TPS65950
Integrated Power Management/Audio Codec
SWCS032 – OCTOBER 2008
www.ti.com
Table 7-4. HS USB Interface Timing Requirement Parameters
Notation
Parameter
Min(1)
Max(2)
Unit
HSU4
ts(STPV-CLKH)
Setup time, STP valid before UCLK rising edge
6
ns
HSU5
th(CLKH-STPIV)
Hold time, STP valid after UCLK rising edge
0
ns
HSU6
ts(DATAV-CLKH)
Setup time, DATA[0:7] valid before UCLK rising edge
6
ns
HSU7
th(CLKH-DATIV)
Hold time, DATA[0:7] valid after UCLK rising edge
0
ns
(1)
Min = Minimum value
(2)
Max = Maximum value
Table 7-5. HS USB Interface Switching Requirement Parameters(1)
Notation
Parameter
Min(2)
Typ(3)
Max(4)
Unit
HSU0
fp(CLK)
UCLK clock frequency
Steady state
58.42
60
61.67
MHz
HSU1
tW(CLK)
UCLK duty cycle
Steady state
48.3%
50%
51.7%
Delay time, UCLK rising edge to DIR
Steady state
0
9
td(CLKH-DIR)
ns
transition
HSU2
Delay time, UCLK rising edge to NXT
Steady state
0
9
td(CLKH-NXTV)
ns
transition
Delay time, UCLK rising edge to DATA[0:7] Steady state
0
9
HSU3
td(CLKH-DATV)
ns
transition
(1)
The capacitive load for output data and control load is 10 pF (rising and falling time is 2 ns).
The capacitive load for the CLK port is 6 pF (rising and falling time is 1 ns).
The HS USB interface has only one state: steady state.
(2)
Min = Minimum value
(3)
Typ = Typical value
(4)
Max = Maximum value
The PHY is the physical signaling layer of the USB 2.0. It contains the drivers and receivers required for
physical data and protocol signaling on the DP and DM lines.
The PHY interfaces to the USB controller through UTMI.
There are two main classes of transmitters and receivers in the PHY:
FS and LS transceivers. These are the legacy USB1.x transceivers.
HS transceivers
To bias the transistors and run the logic, the PHY also contains reference generation circuitry which
consists of:
A digital phase-locked loop (DPLL) that does a frequency multiplication to achieve the 480-MHz
low-jitter lock necessary for USB, and the clock required for the switched capacitor resistance block
A switched capacitor resistance block that replicates an external resistor on chip
Built-in pullup and pulldown resistors are used as part of the protocol signaling.
The PHY also contains circuitry that protects it from an accidental 5-V short on the DP and DM lines and
from 8-kV IEC ESD strikes.
When the voltage on DP or DM exceeds 3.6 V, a stress condition is detected. In this case, the current is
drawn from the DP/DM line, to prevent damage caused by the stress voltage. In this condition, the
VRUSB_3V supply can be charged as high as 3.6 V. Table 7-6 lists the tolerances.
USB HS 2.0 OTG Transceiver
106
相關(guān)PDF資料
PDF描述
TPS6735Y 2 A SWITCHING REGULATOR, 160 kHz SWITCHING FREQ-MAX, UUC12
TPS6735IP 2 A SWITCHING REGULATOR, 160 kHz SWITCHING FREQ-MAX, PDIP8
TPS6755Y 2 A SWITCHING REGULATOR, 160 kHz SWITCHING FREQ-MAX, UUC8
TPS84210RKGT 2 A SWITCHING REGULATOR, 600 kHz SWITCHING FREQ-MAX, PQCC39
TPS92001DGKR FLUORESCENT LIGHT CONTROLLER, 110 kHz SWITCHING FREQ-MAX, PDSO8
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TPS65951A1ZGU 功能描述:PMIC 解決方案 INTEGRATED PWR MGMT AUDIO CODEC SILICON RoHS:否 制造商:Texas Instruments 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-24 封裝:Reel
TPS65951A1ZGUR 功能描述:PMIC 解決方案 INTEGRATED PWR MGMT AUDIO CODEC SILICON RoHS:否 制造商:Texas Instruments 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-24 封裝:Reel
TPS65951A1ZXN 制造商:Texas Instruments 功能描述:
TPS65951AZGUR 制造商:TI 功能描述:TPS65951AZGUR
TPS65980RHFR 功能描述:Thunderbolt? PMIC 24-VQFN (5x4) 制造商:texas instruments 系列:- 包裝:剪切帶（CT） 零件狀態(tài):有效 應(yīng)用:Thunderbolt? 電流 - 電源:- 電壓 - 電源:2.5 V ~ 15.75 V 工作溫度:-40°C ~ 85°C 安裝類(lèi)型:表面貼裝 封裝/外殼:24-VFQFN 裸露焊盤(pán) 供應(yīng)商器件封裝:24-VQFN（5x4） 標(biāo)準(zhǔn)包裝:1
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*