- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384039 > UPC1854AGT (NEC Corp.) I2C BUS-COMPATIBLE US MTS PROCESSING LSI PDF資料下載
參數(shù)資料
| 型號： | UPC1854AGT |
| 廠商： | NEC Corp. |
| 英文描述： | I2C BUS-COMPATIBLE US MTS PROCESSING LSI |
| 中文描述： | I2C總線兼容美國的多邊貿(mào)易體制處理LSI |
| 文件頁數(shù)： | 31/48頁 |
| 文件大?。?/td> | 251K |
| 代理商： | UPC1854AGT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
μ
PC1854A
31
Data Sheet S12816EJ3V0DS00
5.2 Normal Output (NOT pin) Matrix
Mute OFF (Write register, subaddress 06H, bit D0 : “1”)
Broadcast
mode
Write Register
Output
Normal track
output select 2
Normal track
output select 1
Forced monaural
ON/OFF
Stereo /SAP
switch
SAP1/SAP2
switch
Normal output
(NOT pin)
Subaddress : 06H
Bit: D4
Bit: D5
Bit: D1
Bit: D2
Bit: D3
Monaural
—
—
—
—
—
L+R
Stereo
—
—
—
—
—
L+R
Monaural
+ SAP
0
0
0
0
—
L+R
1
SAP
1
—
L+R
1
—
—
External SAP
Note
1
—
L+R
Stereo + SAP
0
0
0
0
—
L+R
1
SAP
1
—
L+R
1
—
External SAP
Note
1
—
L+R
Note
SAP signal input from ESA pin.
Remark
— : Don’t care.
Caution
All normal outputs with weak electric field are L+R.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPC1854ACT | I2C BUS-COMPATIBLE US MTS PROCESSING LSI |
| UPC1854A | I2C BUS-COMPATIBLE US MTS PROCESSING LSI |
| UPC1862 | BURST LOCK CLOCK GENERATOR |
| UPC1862GS | BURST LOCK CLOCK GENERATOR |
| UPC1883 | BIPOLAR ANALOG INTEGRATED CIRCUIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPC1857 | 制造商:NEC 制造商全稱:NEC 功能描述:SOUND CONTROL IC WITH SURROUND AND I2C BUS |
| UPC1857A | 制造商:NEC 制造商全稱:NEC 功能描述:SOUND CONTROL IC WITH SURROUND AND I2C BUS |
| UPC1857ACT | 制造商:NEC 制造商全稱:NEC 功能描述:SOUND CONTROL IC WITH SURROUND AND I2C BUS |
| UPC1860GS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TV/Video Sync Circuit |
| UPC1861 | 制造商:NEC 制造商全稱:NEC 功能描述:HORIZONTAL LOCK CLOCK GENERATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。