- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376423 > UPD17068GF-E (NEC Corp.) 4-BIT SINGLE-CHIP MICROCONTROLLER CONTAINING IMAGE DISPLAY CONTROLLER AND PLL FREQUENCY SYNTHESIZER FOR DIGITAL TUNING SYSTEMS PDF資料下載
參數(shù)資料
| 型號： | UPD17068GF-E |
| 廠商： | NEC Corp. |
| 英文描述： | 4-BIT SINGLE-CHIP MICROCONTROLLER CONTAINING IMAGE DISPLAY CONTROLLER AND PLL FREQUENCY SYNTHESIZER FOR DIGITAL TUNING SYSTEMS |
| 中文描述： | 4位單片機(jī)包含圖片顯示控制器和鎖相環(huán)頻率合成數(shù)字調(diào)諧系統(tǒng) |
| 文件頁數(shù)： | 13/341頁 |
| 文件大小： | 1881K |
| 代理商： | UPD17068GF-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁
13
μ
PD17068
14.7.3
14.7.4
CE Reset ..........................................................................................................................
Halt State ........................................................................................................................
191
191
15. SERIAL INTERFACE.................................................................................................................... 192
15.1
GENERAL.........................................................................................................................................
15.2
SERIAL INTERFACE 0.....................................................................................................................
15.2.1
General ............................................................................................................................
15.2.2
Clock I/O Control Block and Data I/O Control Block................................................
15.2.3
Clock Control Block .......................................................................................................
15.2.4
Clock Counter and Start/Stop Detection Block.........................................................
15.2.5
Presettable Shift Register 0..........................................................................................
15.2.6
Wait Control Block and Acknowledge Control Block ...............................................
15.2.7
Interrupt Control Block .................................................................................................
15.2.8
I
2
C Bus Mode...................................................................................................................
15.2.9
Serial I/O Mode ..............................................................................................................
15.2.10
Data Write and Read Cautions.....................................................................................
15.2.11
Serial Interface 0 Operation..........................................................................................
15.2.12
State When Serial Interface 0 Is Reset .......................................................................
15.3
SERIAL INTERFACE 1.....................................................................................................................
15.3.1
General ............................................................................................................................
15.3.2
Clock I/O Control Block and Data I/O Control Block................................................
15.3.3
Clock Counter .................................................................................................................
15.3.4
Presettable Shift Register 1..........................................................................................
15.3.5
Wait Control Block .........................................................................................................
15.3.6
Serial Interface 1 Operation..........................................................................................
15.3.7
Data Write and Data Read Cautions ...........................................................................
15.3.8
Serial Interface 1 Operation..........................................................................................
15.3.9
State When Serial Interface 1 Is Reset .......................................................................
192
193
193
194
197
197
199
200
202
203
210
214
215
218
219
219
219
220
222
222
223
226
227
228
16. IMAGE DISPLAY CONTROLLER (IDC) ..................................................................................... 229
16.1
GENERAL.........................................................................................................................................
16.1.1
Configuration ..................................................................................................................
16.1.2
IDC Functions..................................................................................................................
16.2
IDC DISPLAY CONTROL BLOCK ...................................................................................................
16.2.1
IDC Display Control Block Control Registers .............................................................
16.2.2
Display Format ...............................................................................................................
16.2.3
Space between Characters ...........................................................................................
16.2.4
Screen Background Color .............................................................................................
16.3
IDC START POSITION CONTROL BLOCK....................................................................................
16.3.1
Configuration of IDC Start Position Setting Register...............................................
16.3.2
Horizontal Start Position Setting ................................................................................
16.3.3
Vertical Start Position Setting .....................................................................................
16.4
CROM (CHARACTER ROM) ...........................................................................................................
16.4.1
Character Pattern Data Configuration ........................................................................
16.4.2
Definition of Character Pattern Data with Assembler..............................................
16.5
VRAM (VIDEO RAM) ......................................................................................................................
16.5.1
General ............................................................................................................................
16.5.2
Configuration of VRAM Data........................................................................................
229
229
230
231
231
233
233
235
235
235
236
237
239
240
242
243
243
244
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD17072 | 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM |
| UPD17073GB | 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM |
| UPD17073 | FILTER BAND PASS 5.8GHZ SMD |
| UPD17072GB | 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM |
| UPD17215CT | 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD17068GF-EXX3BA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4-Bit Microcontroller |
| UPD17068GF-XXX3BA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4-Bit Microcontroller |
| UPD1706G-011 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AM/FM Receiver Circuit |
| UPD17071 | 制造商:NEC 制造商全稱:NEC 功能描述:4-BIT SINGLE-CHIP MICROCONTROLLER WITH PLL FREQUENCY SYNTHESIZER CONTROLLER FOR PORTABLE FM/AM RADIO AND TV |
| UPD17071GB-012 | 制造商:NEC 制造商全稱:NEC 功能描述:4-BIT SINGLE-CHIP MICROCONTROLLER WITH PLL FREQUENCY SYNTHESIZER CONTROLLER FOR PORTABLE FM/AM RADIO AND TV |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。