- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379498 > UPD4481322GF-A44 (NEC Corp.) 8M-BIT ZEROSB SRAM PIPELINED OPERATION PDF資料下載
參數(shù)資料
| 型號： | UPD4481322GF-A44 |
| 廠商： | NEC Corp. |
| 英文描述： | 8M-BIT ZEROSB SRAM PIPELINED OPERATION |
| 中文描述： | 800萬位ZEROSB SRAM的流水線操作 |
| 文件頁數(shù)： | 10/28頁 |
| 文件大?。?/td> | 404K |
| 代理商： | UPD4481322GF-A44 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
10
Data Sheet M15562EJ3V0DS
μ
PD4481162, 4481182, 4481322, 4481362
State Diagram
DESELECT
BEGIN
READ
BURST
READ
BEGIN
WRITE
BURST
WRITE
WRITE
READ
READ
DS
DS
WRITE
READ
BURST
BURST
WRITE
READ
WRITE
READ
BURST
WRITE
BURST
DS
BURST
DS
DS
Command
Operation
DS
Deselect
Read
New Read
Write
New Write
Burst
Burst Read, Burst Write or Continue Deselect
Remarks 1.
States change on the rising edge of the clock.
2.
A Stall or Ignore Clock Edge cycle is not shown in the above diagram. This is because /CKE HIGH only
blocks the clock (CLK) input and does not change the state of the device.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD4481362GF-A44 | 8M-BIT ZEROSB SRAM PIPELINED OPERATION |
| UPD4481162GF-A50 | 8M-BIT ZEROSB SRAM PIPELINED OPERATION |
| UPD4481322GF-A50 | 8M-BIT ZEROSB SRAM PIPELINED OPERATION |
| UPD4481362GF-A50 | 8M-BIT ZEROSB SRAM PIPELINED OPERATION |
| UPD4482162 | 8M-BIT CMOS SYNCHRONOUS FAST SRAM PIPELINED OPERATION SINGLE CYCLE DESELECT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD45128163G5 | 制造商:Renesas Electronics Corporation 功能描述:128 MBIT SDRAM |
| UPD45128163G5-A75-9JF | 制造商:Elpida Memory Inc 功能描述:8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| UPD45128841G5-A75-9JF | 制造商:NEC Electronics Corporation 功能描述:SDRAM, 16M x 8, 54 Pin, Plastic, TSOP |
| UPD4516161AG5A109NF | 制造商:NEC Electronics Corporation 功能描述: |
| UPD4516161AG5-A10-9NF | 制造商:NEC Electronics Corporation 功能描述:SDRAM, 1M x 16, 50 Pin, Plastic, TSOP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。