參數(shù)資料
型號(hào)： UPD70F3451GC-UBT-A
廠商： Renesas Electronics America
文件頁(yè)數(shù)： 90/352頁(yè)
文件大?。?/td> 0K
描述： MCU 32BIT 128KB FLASH 80LQFP
標(biāo)準(zhǔn)包裝： 400
系列： V850E/Ix3
核心處理器： V850ES
芯體尺寸： 32-位
速度： 64MHz
連通性： CSI，I²C，UART/USART
外圍設(shè)備： DMA，LVD，PWM，WDT
輸入/輸出數(shù)： 44
程序存儲(chǔ)器容量： 128KB（128K x 8）
程序存儲(chǔ)器類型： 閃存
RAM 容量： 8K x 8
電壓 - 電源 (Vcc/Vdd)： 3.5 V ~ 5.5 V
數(shù)據(jù)轉(zhuǎn)換器： A/D 10x12b，4x10b
振蕩器型： 外部
工作溫度： -40°C ~ 85°C
封裝/外殼： 80-LQFP
包裝： 托盤
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)當(dāng)前第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)第329頁(yè)第330頁(yè)第331頁(yè)第332頁(yè)第333頁(yè)第334頁(yè)第335頁(yè)第336頁(yè)第337頁(yè)第338頁(yè)第339頁(yè)第340頁(yè)第341頁(yè)第342頁(yè)第343頁(yè)第344頁(yè)第345頁(yè)第346頁(yè)第347頁(yè)第348頁(yè)第349頁(yè)第350頁(yè)第351頁(yè)第352頁(yè)
User’s Manual U18279EJ3V0UD
16
19.3.1
DMA source address registers 0 to 3 (DSA0 to DSA3)..............................................................961
19.3.2
DMA destination address registers 0 to 3 (DDA0 to DDA3).......................................................963
19.3.3
DMA transfer count registers 0 to 3 (DBC0 to DBC3)................................................................965
19.3.4
DMA addressing control registers 0 to 3 (DADC0 to DADC3) ...................................................966
19.3.5
DMA channel control registers 0 to 3 (DCHC0 to DCHC3)........................................................967
19.3.6
DMA trigger factor registers 0 to 3 (DTFR0 to DTFR3) .............................................................969
19.4
Transfer Modes....................................................................................................................... 973
19.4.1
Single transfer mode .................................................................................................................973
19.4.2
Single-step transfer mode..........................................................................................................975
19.4.3
Block transfer mode...................................................................................................................976
19.5
Transfer Types........................................................................................................................ 977
19.5.1
2-cycle transfer ..........................................................................................................................977
19.6
Transfer Target ....................................................................................................................... 977
19.6.1
Transfer type and transfer target ...............................................................................................977
19.7
DMA Channel Priorities ......................................................................................................... 977
19.8
Next Address Setting Function............................................................................................. 978
19.9
DMA Transfer Start Factors .................................................................................................. 979
19.10 Forcible Termination.............................................................................................................. 980
19.11 Times Related to DMA Transfer............................................................................................ 981
19.12 Cautions .................................................................................................................................. 981
19.13 DMA Transfer End .................................................................................................................. 982
CHAPTER 20 INTERRUPT/EXCEPTION PROCESSING FUNCTION............................................... 983
20.1
Features .................................................................................................................................. 983
20.2
Non-Maskable Interrupts ....................................................................................................... 988
20.2.1
Operation...................................................................................................................................989
20.2.2
Restore ......................................................................................................................................991
20.2.3
Non-maskable interrupt status flag (NP)....................................................................................992
20.3
Maskable Interrupts ............................................................................................................... 993
20.3.1
Operation...................................................................................................................................993
20.3.2
Restore ......................................................................................................................................995
20.3.3
Priorities of maskable interrupts ................................................................................................996
20.3.4
Interrupt control registers (xxICn) ............................................................................................1000
20.3.5
Interrupt mask registers 0 to 5 (IMR0 to IMR5)........................................................................1005
20.3.6
In-service priority register (ISPR).............................................................................................1008
20.3.7
Maskable interrupt status flag (ID) ...........................................................................................1009
20.4
External Interrupt Request Input Pins (INTP00 to INTP18, INTADT0, INTADT1) ........... 1010
20.4.1
Noise elimination .....................................................................................................................1010
20.4.2
Edge detection.........................................................................................................................1010
20.5
Software Exception .............................................................................................................. 1015
20.5.1
Operation.................................................................................................................................1015
20.5.2
Restore ....................................................................................................................................1016
20.5.3
Exception status flag (EP) .......................................................................................................1017
20.6
Exception Trap ..................................................................................................................... 1017
20.6.1
Illegal opcode definition ...........................................................................................................1017
20.6.2
Debug trap...............................................................................................................................1019
20.7
Multiple Interrupt Servicing Control................................................................................... 1021
20.8
Interrupt Response Time of CPU........................................................................................ 1023
相關(guān)PDF資料
PDF描述
VE-210-CV-B1 CONVERTER MOD DC/DC 5V 150W
VI-210-CV-B1 CONVERTER MOD DC/DC 5V 150W
VI-BWD-IV CONVERTER MOD DC/DC 85V 150W
CY8CLED01D01-56LTXI IC MCU 16K FLASH 1K SRAM 56VQFN
PI5A100W IC SWITCH QUAD SPDT 16SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD70F3452GC(R)-UBT-A 制造商:Renesas Electronics Corporation 功能描述:V850/IF3 MCU, 256KB FLASH, 12KB RAM, 80-LQFP - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 256KB FLASH 80LQFP
UPD70F3452GC-UBT-A 功能描述:MCU 32BIT 256KB FLASH 80LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:V850E/Ix3 標(biāo)準(zhǔn)包裝:250 系列:80C 核心處理器:8051 芯體尺寸:8-位 速度:16MHz 連通性:EBI/EMI，I²C，UART/USART 外圍設(shè)備:POR，PWM，WDT 輸入/輸出數(shù):40 程序存儲(chǔ)器容量:- 程序存儲(chǔ)器類型:ROMless EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4.5 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:68-LCC（J 形引線） 包裝:帶卷 (TR)
UPD70F3453GC(R)-8EA-A 制造商:Renesas Electronics Corporation 功能描述:V850/IG3 MCU, 128KB FLASH, 8KB RAM, 100-LQFP - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 128KB FLASH 100LQFP
UPD70F3453GC-8EA-A 功能描述:MCU 32BIT 128KB FLASH 100LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:V850E/Ix3 標(biāo)準(zhǔn)包裝:250 系列:80C 核心處理器:8051 芯體尺寸:8-位 速度:16MHz 連通性:EBI/EMI，I²C，UART/USART 外圍設(shè)備:POR，PWM，WDT 輸入/輸出數(shù):40 程序存儲(chǔ)器容量:- 程序存儲(chǔ)器類型:ROMless EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4.5 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:68-LCC（J 形引線） 包裝:帶卷 (TR)
UPD70F3453GF(R)-GAS-AX 制造商:Renesas Electronics Corporation 功能描述:V850/IG3 MCU, 128KB FLASH, 8KB RAM, 100-LQFP - Trays 制造商:Renesas Electronics Corporation 功能描述:MCU 32BIT 128KB FLASH 100LQFP
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*