- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378747 > UPD75518A (NEC Corp.) 4 BIT SINGLE-CHIP MICROCOMPUTER PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD75518A |
| 廠商： | NEC Corp. |
| 英文描述： | 4 BIT SINGLE-CHIP MICROCOMPUTER |
| 中文描述： | 4位單片機(jī) |
| 文件頁數(shù)： | 55/180頁 |
| 文件大?。?/td> | 1595K |
| 代理商： | UPD75518A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當(dāng)前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
55
μ
PD75518(A)
(4) System clock control register (SCC)
The SCC is a 4-bit register for selecting CPU clock
Φ
with the least significant bit and for controlling the
termination of main system clock generation with the most significant bit. (See
Fig. 4-13
.)
SCC.0 and SCC.3 are located at the same data memory address, but both bits cannot be changed at the
same time. Accordingly, SCC.0 and SCC.3 are set using bit manipulation instructions. SCC.0 and SCC.3
can be manipulated regardless of MBE setting.
Main system clock generation can be terminated by setting SCC.3 only when the subsystem clock is used
for operation. The STOP instruction must be used for generation termination when the main system clock
is used for operation.
The generation of a RESET signal clears the SCC to 0.
Fig. 4-13 Format of the System Clock Control Register
Cautions 1. A time period of up to 1/f
XT
is needed to change the system clock. This means that to
terminate main system clock generation, SCC.3 must be set when the machine cycles
indicated in Table 4-5 or more have elapsed after the clock is switched from the main system
clock to the subsystem clock.
2. When the main system clock is used for operation, setting SCC.3 to stop clock generation
does not enter the normal STOP mode.
3. When SCC.3 is set to 1, the X1 input pin is connected to V
SS
(GND electric potential) to
prevent leakage in the crystal oscillator. When an external clock is used as the main system
clock, never set SCC.3 to 1.
4. When the four bits of PCC are set to 0001B (
Φ
= f
X
/16), do not set SCC.0 to 1. Before switching
the main system clock to the subsystem clock, be sure to manipulate the PCC bits so other
than 0001B is set. When the system operates on the subsystem clock, the PCC bits must
also be other than 0001B.
Address
FB7H
SCC3
—
—
SCC0
Symbol
SCC
CPU clock frequency
Main system clock
Main system clock operation
Subsystem clock
Can oscillate
Subsystem clock
0
0
1
0
0
1
1
1
Oscillation stopped
SCC0
SCC3
Not to be set
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD7556 | 4-BIT, SINGLE-CHIP CMOS MICROCOMPUTERS WITH COMPARATOR |
| UPD7566CS | 4-BIT, SINGLE-CHIP CMOS MICROCOMPUTERS WITH COMPARATOR |
| UPD7566G | EB Melody & Chime Series; Mounting Style: Panel mount; Functions: Melody & Chime; Rated Voltage: 120V AC; Style: Box style; Color: Beige Enclosure; Diameter: 133mm square; Applicable Model: EB |
| UPD7556A | 4-BIT, SINGLE-CHIP CMOS MICROCOMPUTERS WITH COMPARATOR |
| UPD7556ACS | 4-BIT, SINGLE-CHIP CMOS MICROCOMPUTERS WITH COMPARATOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD7554AG-597-E2 | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-597-E2-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-603-E2 | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-603-E2-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-611-E2 | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。