- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19886 > XC17512LSO20I (Xilinx Inc)IC PROM SER I-TEMP 512K 20-SOIC PDF資料下載
參數(shù)資料
| 型號： | XC17512LSO20I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 10/13頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROM SER I-TEMP 512K 20-SOIC |
| 產(chǎn)品變化通告： | Product Discontinuation 28/Jul/2010 |
| 標準包裝： | 37 |
| 可編程類型： | OTP |
| 存儲容量： | 512kb |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 20-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 20-SOIC |
| 包裝： | 管件 |
XC1700E, XC1700EL, and XC1700L Series Configuration PROMs
DS027 (v3.5) June 25, 2008
Product Specification
6
R
X-Ref Target - Figure 2
Figure 2: Master Serial Mode
DIN
DOUT
CCLK
INIT
DONE
PROM
DATA
CLK
CE
FPGA
(Low Resets the Address Pointer)
VCC
OPTIONAL
Daisy-chained
FPGAs with
Different
configurations
OPTIONAL
Slave FPGAs
with Identical
Configurations
RESET
DS027_02_111606
CCLK
(Output)
DIN
DOUT
(Output)
OE/RESET
MODES(1)
VPP
Cascaded
Serial
Memory
DATA
CLK
CEO
OE/RESET
3.3V
4.7K
Ω
Notes:
1. For mode pin connections, refer to the appropriate FPGA data sheet.
2. The one-time-programmable PROM supports automatic loading of configuration programs.
3. Multiple devices can be cascaded to support additional FPGAs.
4. An early DONE inhibits the PROM data output one CCLK cycle before the FPGA I/Os become active.
Product Obsolete or Under Obsolescence
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-B1T-CY-F3 | CONVERTER MOD DC/DC 6.5V 50W |
| XC17512LSO20C | IC PROM SER C-TEMP 512K 20-SOIC |
| VE-B1T-CY-F1 | CONVERTER MOD DC/DC 6.5V 50W |
| XC17512LPD8I | IC PROM SER I-TEMP 512K 8-DIP |
| T97F226M063CSA | CAP TANT 22UF 63V 20% 3024 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC1764 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| XC1765 | 制造商:Xilinx 功能描述: |
| XC1765-CD8M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Configuration EPROM |
| XC1765-DD8M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Configuration EPROM |
| XC1765DD8R | 制造商:Xilinx 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。