參數(shù)資料
型號(hào)： XC2V1000-4FFG896I
廠商： Xilinx Inc
文件頁(yè)數(shù)： 278/318頁(yè)
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-II 2M 896-FBGA
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-II
LAB/CLB數(shù)： 1280
RAM 位總計(jì)： 737280
輸入/輸出數(shù)： 432
門(mén)數(shù)： 1000000
電源電壓： 1.425 V ~ 1.575 V
安裝類(lèi)型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 896-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 896-FCBGA
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)當(dāng)前第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
14
IOB Output Switching Characteristics Standard Adjustments
Table 17 gives all standard-specific adjustments for output delays terminating at pads, based on standard capacitive load,
CREF. Output delays terminating at a pad are specified for LVTTL with 12 mA drive and fast slew rate. For other standards,
adjust the delays by the values shown.
Table 17: IOB Output Switching Characteristics Standard Adjustments
Description
IOSTANDARD
Attribute
Timing
Parameter
Speed Grade
Units
-6
-5
-4
LVTTL (Low-Voltage Transistor-Transistor Logic), Slow, 2 mA
LVTTL_S2
TOLVTTL_S2
9.42
9.71
10.68
ns
LVTTL, Slow, 4 mA
LVTTL_S4
TOLVTTL_S4
5.77
5.95
6.55
ns
LVTTL, Slow, 6 mA
LVTTL_S6
TOLVTTL_S6
4.11
4.24
4.66
ns
LVTTL, Slow, 8 mA
LVTTL_S8
TOLVTTL_S8
2.87
2.96
3.26
ns
LVTTL, Slow, 12 mA
LVTTL_S12
TOLVTTL_S12
2.32
2.39
2.63
ns
LVTTL, Slow, 16 mA
LVTTL_S16
TOLVTTL_S16
1.70
1.75
1.93
ns
LVTTL, Slow, 24 mA
LVTTL_S24
TOLVTTL_S24
1.26
1.30
1.43
ns
LVTTL, Fast, 2 mA
LVTTL_F2
TOLVTTL_F2
6.52
6.72
7.39
ns
LVTTL, Fast, 4 mA
LVTTL_F4
TOLVTTL_F4
2.80
2.88
3.17
ns
LVTTL, Fast, 6 mA
LVTTL_F6
TOLVTTL_F6
1.57
1.62
1.78
ns
LVTTL, Fast, 8 mA
LVTTL_F8
TOLVTTL_F8
0.46
0.48
0.52
ns
LVTTL, Fast, 12 mA
LVTTL_F12
TOLVTTL_F12
0.00
ns
LVTTL, Fast, 16 mA
LVTTL_F16
TOLVTTL_F16
–0.13
–0.14
–0.15
ns
LVTTL, Fast, 24 mA
LVTTL_F24
TOLVTTL_F24
–0.22
–0.23
–0.26
ns
LVCMOS (Low-Voltage CMOS), 3.3V, Slow, 2 mA
LVCMOS33_S2
TOLVCMOS33_S2
7.67
7.91
8.70
ns
LVCMOS, 3.3V, Slow, 4 mA
LVCMOS33_S4
TOLVCMOS33_S4
4.37
4.50
4.95
ns
LVCMOS, 3.3V, Slow, 6 mA
LVCMOS33_S6
TOLVCMOS33_S6
3.34
3.44
3.78
ns
LVCMOS, 3.3V, Slow, 8 mA
LVCMOS33_S8
TOLVCMOS33_S8
2.29
2.36
2.60
ns
LVCMOS, 3.3V, Slow, 12 mA
LVCMOS33_S12
TOLVCMOS33_S12
1.91
1.97
2.16
ns
LVCMOS, 3.3V, Slow, 16 mA
LVCMOS33_S16
TOLVCMOS33_S16
1.24
1.27
1.40
ns
LVCMOS, 3.3V, Slow, 24 mA
LVCMOS33_S24
TOLVCMOS33_S24
1.18
1.22
1.34
ns
LVCMOS, 3.3V, Fast, 2 mA
LVCMOS33_F2
TOLVCMOS33_F2
5.82
6.00
6.60
ns
LVCMOS, 3.3V, Fast, 4 mA
LVCMOS33_F4
TOLVCMOS33_F4
2.48
2.55
2.81
ns
LVCMOS, 3.3V, Fast, 6 mA
LVCMOS33_F6
TOLVCMOS33_F6
1.28
1.31
1.45
ns
LVCMOS, 3.3V, Fast, 8 mA
LVCMOS33_F8
TOLVCMOS33_F8
0.48
0.49
0.54
ns
LVCMOS, 3.3V, Fast, 12 mA
LVCMOS33_F12
TOLVCMOS33_F12
0.27
0.28
0.31
ns
LVCMOS, 3.3V, Fast, 16 mA
LVCMOS33_F16
TOLVCMOS33_F16
–0.14
–0.15
ns
LVCMOS, 3.3V, Fast, 24 mA
LVCMOS33_F24
TOLVCMOS33_F24
–0.21
–0.23
ns
LVCMOS, 2.5V, Slow, 2 mA
LVCMOS25_S2
TOLVCMOS25_S2
9.11
9.39
10.33
ns
LVCMOS, 2.5V, Slow, 4 mA
LVCMOS25_S4
TOLVCMOS25_S4
5.00
5.16
5.67
ns
LVCMOS, 2.5V, Slow, 6 mA
LVCMOS25_S6
TOLVCMOS25_S6
4.53
4.67
5.13
ns
LVCMOS, 2.5V, Slow, 8 mA
LVCMOS25_S8
TOLVCMOS25_S8
3.86
3.98
4.38
ns
LVCMOS, 2.5V, Slow, 12 mA
LVCMOS25_S12
TOLVCMOS25_S12
2.84
2.93
3.22
ns
LVCMOS, 2.5V, Slow, 16 mA
LVCMOS25_S16
TOLVCMOS25_S16
2.36
2.43
2.67
ns
LVCMOS, 2.5V, Slow, 24 mA
LVCMOS25_S24
TOLVCMOS25_S24
2.00
2.06
2.27
ns
LVCMOS, 2.5V, Fast, 2 mA
LVCMOS25_F2
TOLVCMOS25_F2
4.06
4.18
4.60
ns
LVCMOS, 2.5V, Fast, 4 mA
LVCMOS25_F4
TOLVCMOS25_F4
1.15
1.18
1.30
ns
LVCMOS, 2.5V, Fast, 6 mA
LVCMOS25_F6
TOLVCMOS25_F6
0.72
0.74
0.81
ns
LVCMOS, 2.5V, Fast, 8 mA
LVCMOS25_F8
TOLVCMOS25_F8
0.33
0.34
0.37
ns
LVCMOS, 2.5V, Fast, 12 mA
LVCMOS25_F12
TOLVCMOS25_F12
0.02
0.03
ns
相關(guān)PDF資料
PDF描述
24AA1026T-I/SN IC EEPROM 1024KB 400KHZ 8-SOIC
RMC65DRXN CONN EDGECARD 130PS DIP .100 SLD
RMC65DRXH CONN EDGECARD 130PS DIP .100 SLD
XC5VLX30-1FFG676I IC FPGA VIRTEX-5 30K 676FBGA
SST26VF032-80-5I-S2AE IC FLASH 32MBIT 8SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2V10004FG256C 制造商:Xilinx 功能描述:
XC2V1000-4FG256C 制造商:Xilinx 功能描述:FPGA VIRTEX-II 1M GATES 11520 CELLS 650MHZ 0.15UM/0.12UM 1.5 - Trays
XC2V1000-4FG256CES 制造商:Xilinx 功能描述:
XC2V10004FG256I 制造商:Xilinx 功能描述:
XC2V1000-4FG256I 功能描述:IC FPGA VIRTEX-II 256FGBGA RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-II 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*