參數(shù)資料
型號： XC2V1500-6BGG575C
廠商： Xilinx Inc
文件頁數(shù)： 301/318頁
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-II 1.5M 575-MBGA
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-II
LAB/CLB數(shù)： 1920
RAM 位總計： 884736
輸入/輸出數(shù)： 392
門數(shù)： 1500000
電源電壓： 1.425 V ~ 1.575 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 575-BBGA
供應(yīng)商設(shè)備封裝： 575-BGA（31x31）
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁當(dāng)前第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
35
DCM Timing Parameters
All devices are 100% functionally tested. Because of the dif-
ficulty in directly measuring many internal timing parame-
ters, those parameters are derived from benchmark timing
patterns. The following guidelines reflect worst-case values
across the recommended operating conditions. All output
jitter and phase specifications are determined through sta-
tistical measurement at the package pins.
Operating Frequency Ranges
e
Table 38: Operating Frequency Ranges
Description
Symbol
Constraint
s
Speed Grade
Unit
s
-6
-5
-4
Output Clocks (Low Frequency Mode)
CLK0, CLK90, CLK180, CLK270
CLKOUT_FREQ_1X_LF_Min
24.00
MHz
CLKOUT_FREQ_1X_LF_Max
230.00
210.00
180.00
MHz
CLK2X, CLK2X180
CLKOUT_FREQ_2X_LF_Min
48.00
MHz
CLKOUT_FREQ_2X_LF_Max
450.00
420.00
360.00
MHz
CLKDV
CLKOUT_FREQ_DV_LF_Min
1.50
MHz
CLKOUT_FREQ_DV_LF_Max
150.00
140.00
120.00
MHz
CLKFX, CLKFX180
CLKOUT_FREQ_FX_LF_Min
24.00
MHz
CLKOUT_FREQ_FX_LF_Max
260.00
240.00
210.00
MHz
Input Clocks (Low Frequency Mode)
CLKIN (using DLL outputs) (1,3,4)
CLKIN_FREQ_DLL_LF_Min
24.00
MHz
CLKIN_FREQ_DLL_LF_Max
230.00
210.00
180.00
MHz
CLKIN (using CLKFX outputs) (2,3,4)
CLKIN_FREQ_FX_LF_Min
1.00
MHz
CLKIN_FREQ_FX_LF_Max
260.00
240.00
210.00
MHz
PSCLK
PSCLK_FREQ_LF_Min
0.01
MHz
PSCLK_FREQ_LF_Max
450.00
420.00
360.00
MHz
Output Clocks (High Frequency Mode)
CLK0, CLK180
CLKOUT_FREQ_1X_HF_Min
48.00
MHz
CLKOUT_FREQ_1X_HF_Max
450.00
420.00
360.00
MHz
CLKDV
CLKOUT_FREQ_DV_HF_Min
3.00
MHz
CLKOUT_FREQ_DV_HF_Max
300.00
280.00
240.00
MHz
CLKFX, CLKFX180
CLKOUT_FREQ_FX_HF_Min
210.00
MHz
CLKOUT_FREQ_FX_HF_Max
350.00
320.00
270.00
MHz
Input Clocks (High Frequency Mode)
CLKIN (using DLL outputs) (1,3,4)
CLKIN_FREQ_DLL_HF_Min
48.00
MHz
CLKIN_FREQ_DLL_HF_Max
450.00
420.00
360.00
MHz
CLKIN (using CLKFX outputs) (2,3,4)
CLKIN_FRQ_FX_HF_Min
50.00
MHz
CLKIN_FRQ_FX_HF_Max
350.00
320.00
270.00
MHz
PSCLK
PSCLK_FREQ_HF_Min
0.01
MHz
PSCLK_FREQ_HF_Max
450.00
420.00
360.00
MHz
Notes:
1.
“DLL outputs” is used here to describe the outputs: CLK0, CLK90, CLK180, CLK270, CLK2X, CLK2X180, and CLKDV.
2.
If both DLL and CLKFX outputs are used, follow the more restrictive specification.
3.
If the CLKIN_DIVIDE_BY_2 attribute of the DCM is used, then double these values.
4.
If the CLKIN_DIVIDE_BY_2 attribute of the DCM is used and CLKIN frequency > 400 MHz, CLKIN duty cycle must be within ±5% (45/55 to 55/45).
相關(guān)PDF資料
PDF描述
XC2V1500-5BGG575I IC FPGA VIRTEX-II 1.5M 575-MBGA
XC6VLX75T-1FF484I IC FPGA VIRTEX-6LXT 484FFBGA
ACC65DREH-S13 CONN EDGECARD 130PS .100 EYELET
ABC65DREH-S13 CONN EDGECARD 130PS .100 EYELET
XC6VLX75T-1FFG484I IC FPGA VIRTEX 6 74K 484FFGBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2V1500-6CS144C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet
XC2V1500-6CS144I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet
XC2V1500-6FF1152C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays
XC2V1500-6FF1152I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays
XC2V1500-6FF1517C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*