參數(shù)資料
型號： XC2V500-6FGG456C
廠商： Xilinx Inc
文件頁數(shù)： 288/318頁
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-II 500K 456-FBGA
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 60
系列： Virtex®-II
LAB/CLB數(shù)： 768
RAM 位總計： 589824
輸入/輸出數(shù)： 264
門數(shù)： 500000
電源電壓： 1.425 V ~ 1.575 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 456-BBGA
供應(yīng)商設(shè)備封裝： 456-FBGA
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁當(dāng)前第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
23
Table 25: Pipelined Multiplier Switching Characteristics
Description
Symbol
Speed Grade
Units
-6
-5
-4
Setup and Hold Times Before/After Clock
Data Inputs
TMULIDCK/TMULCKID
3.00/ 0.00
3.45/ 0.00
3.89/ 0.00
ns, Max
Clock Enable
TMULIDCK_CE/TMULCKID_CE
0.72/ 0.00
0.80/ 0.00
0.86/ 0.00
ns, Max
Reset
TMULIDCK_RST/TMULCKID_RST
0.72/ 0.00
0.80/ 0.00
0.86/ 0.00
ns, Max
Clock to Output Pin
Clock to Pin 35
TMULTCK_P35
3.05
6.91
8.12
ns, Max
Clock to Pin 34
TMULTCK_P34
2.95
6.75
7.93
ns, Max
Clock to Pin 33
TMULTCK_P33
2.85
6.59
7.74
ns, Max
Clock to Pin 32
TMULTCK_P32
2.76
6.43
7.56
ns, Max
Clock to Pin 31
TMULTCK_P31
2.66
6.27
7.37
ns, Max
Clock to Pin 30
TMULTCK_P30
2.56
6.11
7.19
ns, Max
Clock to Pin 29
TMULTCK_P29
2.47
5.95
7.00
ns, Max
Clock to Pin 28
TMULTCK_P28
2.37
5.79
6.81
ns, Max
Clock to Pin 27
TMULTCK_P27
2.27
5.63
6.63
ns, Max
Clock to Pin 26
TMULTCK_P26
2.17
5.47
6.44
ns, Max
Clock to Pin 25
TMULTCK_P25
2.08
5.31
6.26
ns, Max
Clock to Pin 24
TMULTCK_P24
1.98
5.15
6.07
ns, Max
Clock to Pin 23
TMULTCK_P23
1.88
4.99
5.88
ns, Max
Clock to Pin 22
TMULTCK_P22
1.79
4.83
5.70
ns, Max
Clock to Pin 21
TMULTCK_P21
1.69
4.67
5.51
ns, Max
Clock to Pin 20
TMULTCK_P20
1.59
4.51
5.33
ns, Max
Clock to Pin 19
TMULTCK_P19
1.50
4.35
5.14
ns, Max
Clock to Pin 18
TMULTCK_P18
1.40
4.19
4.95
ns, Max
Clock to Pin 17
TMULTCK_P17
1.30
4.03
4.77
ns, Max
Clock to Pin 16
TMULTCK_P16
1.20
3.87
4.58
ns, Max
Clock to Pin 15
TMULTCK_P15
1.11
3.71
4.40
ns, Max
Clock to Pin 14
TMULTCK_P14
1.01
3.55
4.21
ns, Max
Clock to Pin 13
TMULTCK_P13
0.91
3.39
4.02
ns, Max
Clock to Pin 12
TMULTCK_P12
0.91
3.23
3.84
ns, Max
Clock to Pin 11
TMULTCK_P11
0.91
3.07
3.65
ns, Max
Clock to Pin 10
TMULTCK_P10
0.91
2.91
3.47
ns, Max
Clock to Pin 9
TMULTCK_P9
0.91
2.75
3.28
ns, Max
Clock to Pin 8
TMULTCK_P8
0.91
2.59
3.09
ns, Max
Clock to Pin 7
TMULTCK_P7
0.91
2.43
2.91
ns, Max
Clock to Pin 6
TMULTCK_P6
0.91
2.27
2.72
ns, Max
Clock to Pin 5
TMULTCK_P5
0.91
2.11
2.54
ns, Max
Clock to Pin 4
TMULTCK_P4
0.91
1.95
2.35
ns, Max
Clock to Pin 3
TMULTCK_P3
0.91
1.79
2.16
ns, Max
Clock to Pin 2
TMULTCK_P2
0.91
1.63
1.98
ns, Max
Clock to Pin 1
TMULTCK_P1
0.91
1.47
1.79
ns, Max
Clock to Pin 0
TMULTCK_P0
0.91
1.31
1.61
ns, Max
相關(guān)PDF資料
PDF描述
XC2V500-5FGG456I IC FPGA VIRTEX-II 500K 456-FBGA
XC5VLX30-1FF676C IC FPGA VIRTEX-5 30K 676FBGA
XCV200E-8BG352C IC FPGA 1.8V C-TEMP 352-MBGA
SST39VF802C-70-4C-MAQE-T IC MPF FLASH 8MBIT CMOS 48WFBGA
XC4VFX12-11FF668I IC FPGA VIRTEX-4FX 668FFBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2V6000 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet
XC2V6000-4BF957C 功能描述:IC FPGA VIRTEX II 3M 957-FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC2V6000-4BF957CES 制造商:Xilinx 功能描述:
XC2V6000-4BF957I 功能描述:IC FPGA VIRTEX-II 957FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC2V6000-4BFG957I 功能描述:IC FPGA VIRTEX-II 957FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*