參數(shù)資料
型號: XC5VLX50T-1FFG1136I
廠商: Xilinx Inc
文件頁數(shù): 80/91頁
文件大?。?/td> 0K
描述: IC FPGA VIRTEX-5 50K 1136FBGA
產(chǎn)品變化通告: Step Intro and Pkg Change 11/March/2008
標準包裝: 1
系列: Virtex®-5 LXT
LAB/CLB數(shù): 3600
邏輯元件/單元數(shù): 46080
RAM 位總計: 2211840
輸入/輸出數(shù): 480
電源電壓: 0.95 V ~ 1.05 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 100°C
封裝/外殼: 1136-BBGA,F(xiàn)CBGA
供應商設備封裝: 1136-FCBGA
配用: 568-5088-ND - BOARD DEMO DAC1408D750
HW-V5-ML561-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5
HW-V5-ML550-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5
HW-V5-ML521-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5
HW-V5GBE-DK-UNI-G-ND - KIT DEV V5 LXT GIGABIT ETHERNET
122-1508-ND - EVALUATION PLATFORM VIRTEX-5
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
81
Table 97: Global Clock Setup and Hold With DCM and PLL in Source-Synchronous Mode
Symbol
Description
Device
Speed Grade
Units
-
3
-
2
-
1
Example Data Input Setup and Hold Times Relative to a Forwarded Clock Input Pin,(1) Using DCM, PLL, and Global Clock Buffer. For
situations where clock and data inputs conform to different standards, adjust the setup and hold values accordingly using the values
TPSDCMPLL_0/
TPHDCMPLL_0
No Delay Global Clock and IFF(2) with DCM and
PLL in Source-Synchronous Mode
XC5VLX20T
N/A
0.32
0.56
0.33
0.63
ns
XC5VLX30
0.45
0.54
0.46
0.54
0.46
0.57
ns
XC5VLX30T
0.45
0.54
0.46
0.54
0.46
0.57
ns
XC5VLX50
0.43
0.56
0.44
0.56
0.44
0.59
ns
XC5VLX50T
0.43
0.56
0.44
0.56
0.44
0.59
ns
XC5VLX85
0.40
0.68
0.42
0.68
0.42
0.71
ns
XC5VLX85T
0.39
0.68
0.42
0.68
0.42
0.71
ns
XC5VLX110
0.38
0.74
0.41
0.74
0.41
0.78
ns
XC5VLX110T
0.38
0.74
0.41
0.74
0.41
0.78
ns
XC5VLX155
0.24
1.00
0.29
1.00
0.33
1.04
ns
XC5VLX155T
0.24
1.00
0.29
1.00
0.33
1.04
ns
XC5VLX220
N/A
0.36
1.23
0.38
1.27
ns
XC5VLX220T
N/A
0.36
1.23
0.38
1.27
ns
XC5VLX330
N/A
0.34
1.40
0.37
1.46
ns
XC5VLX330T
N/A
0.36
1.40
0.38
1.46
ns
XC5VSX35T
0.44
0.72
0.46
0.72
0.46
0.75
ns
XC5VSX50T
0.41
0.74
0.43
0.74
0.43
0.77
ns
XC5VSX95T
N/A
0.41
0.98
0.41
1.02
ns
XC5VSX240T
N/A
0.35
1.47
0.38
1.53
ns
相關PDF資料
PDF描述
RSA50DTAT-S273 CONN EDGECARD 100PS R/A .125 SLD
XC5VLX50T-1FF1136I IC FPGA VIRTEX-5 50K 1136FBGA
RMA50DTAT-S273 CONN EDGECARD 100PS R/A .125 SLD
FMC19DRAS-S734 CONN EDGECARD 38POS .100 R/A SLD
XC2V1500-5FF896I IC FPGA VIRTEX-II 896FCBGA
相關代理商/技術參數(shù)
參數(shù)描述
XC5VLX50T-1FFG1138CES 制造商:Xilinx 功能描述:
XC5VLX50T-1FFG665C 功能描述:IC FPGA VIRTEX-5 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Virtex®-5 LXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VLX50T-1FFG665CES 功能描述:IC FPGA VIRTEX-5 ES 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Virtex®-5 LXT 標準包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計:16404480 輸入/輸出數(shù):350 門數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA,F(xiàn)CBGA 供應商設備封裝:900-FCBGA(31x31) 其它名稱:122-1789
XC5VLX50T-1FFG665I 功能描述:IC FPGA VIRTEX-5 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Virtex®-5 LXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VLX50T-2FF1136C 功能描述:IC FPGA VIRTEX-5 50K 1136FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Virtex®-5 LXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5